[发明专利]一种半导体设备

说明书

本发明公开了一种半导体设备，包括：沉积腔室，用于对衬底进行沉积工艺，形成沉积层；表面处理腔室，用于对沉积层进行表面钝化或刻蚀工艺处理；远程等离子体源，共用于沉积腔室和表面处理腔室，用于向表面处理腔室通入第一等离子体，以对沉积层进行表面钝化处理或刻蚀工艺，以及用于对沉积腔室通入第二等离子体，以对沉积腔室进行清洗。本发明通过设置单独的表面处理腔室进行表面钝化工艺，可简化现有沉积工艺腔室结构，拓宽沉积工艺和表面处理工艺的工艺窗口，并通过使沉积腔室和表面表面处理腔室共用一个远程等离子体源，可提升远程等离子体源的利用率，降低表面钝化或刻蚀工艺腔室的整体成本。

技术领域

本发明涉及半导体设备技术领域，更具体地，涉及一种用于钨填充接触孔工艺中的半导体设备。

背景技术

随着集成电路工艺进入深亚微米阶段,后端的金属互连大多采用铜互连技术。但由于铜的扩散问题,接触孔工艺还是采用钨填充技术。随着线宽的缩小,钨填充技术面临的挑战也越来越大。生产应用中,经常会发生接触孔钨填充有空洞问题。大的空洞会导致上层的铜金属扩散到器件内部,导致器件失效。因此,为了保证器件的稳定可靠,改善钨的阶梯覆盖率及减小接触孔的间隙就显得非常紧迫和重要。

在钨填充技术中，钨化学气相沉积工艺(WCVD)因为有很好的台阶覆盖率，被广泛用于大规模集成电路做金属层间的通孔(Via)和垂直接触的接触孔(Contact)的填充。钨化学气相沉积工艺是热反应工艺，淀积过程主要可以分为两个部分：成核过程和大量淀积过程。

在成核过程中，利用WF₆和SiH₄、H₂反应，生成一薄层的钨，作为后续大量沉积时的种子层，其反应化学方程式为：

2WF₆+3SiH₄→2W(s)+3SiF₄+6H₂

成核过程的均匀性和生长速率，取决于成核之前硅片是否被充分加热；而成核过程又对整个化学气相淀积的钨的均匀性、应力和表面粗糙度有重大的影响，是钨化学气相沉积过程中极其重要的一步。

在大量淀积过程中，WF₆被H₂还原，形成钨薄膜，其反应的化学方程式为：

WF₆+3H₂→W+6HF

在常规的钨沉积工艺中，一般是把处于沉积反应腔室中的衬底加热至预定工艺温度，并且沉积含钨材料的薄层，该薄层作为后期钨沉积的种子层或核化层。目前，该钨的种子层或核化层一般都采用ALD工艺完成(ALD W)，因为要求该层具有很好的保形性。然后将剩余的钨主体层(Bluk)沉积到核化层上(CVD W)。通常，钨材料是由氟化钨与氢气的还原反应形成，使钨沉积到接触孔内及其表面之上。

然而，将钨材料沉积到小尺寸尤其是高深宽比的接触孔中，很容易在填充后的接触孔中形成缝隙或狭缝。如图1a-c所示，其显示未经表面钝化处理的接触孔钨填充状态。对接触孔10进行ALD W沉积后，在之后直接进行CVD W沉积时，在填充后的接触孔中形成了缝隙(狭缝)11。大的缝隙会导致高电阻、污染、填充材料的损耗，使集成电路的性能降低。并且，缝隙很容易在之后的化学-机械平坦化处理期间打开。

为了保证钨材料在高深宽比的接触孔中填充良好，一般要在沉积完第一层W薄膜后，也就是用ALD工艺沉积完W种子层或核化层后，对接触孔的表面和孔口位置进行表面钝化处理，保证在后期采用CVD工艺沉积W材料时优先填充接触孔底部。如图2a-e所示，对接触孔10依次进行ALD W沉积、表面抑制(钝化)处理后，再进行CVD W沉积时，W将优先填充接触孔底部，从而避免了在接触孔内出现缝隙。