[发明专利]制造半导体结构的方法

说明书

本揭露内容描述了使用光阻剂交联制程和光阻剂去交联制程制造半导体结构的方法。在制造制程期间，使用交联底层，并且在去除底层之前，光阻剂去交联制程去交联交联底层。光阻剂去交联制程和交联底层的使用的合并提供了用以制造半导体结构的具有成本效益和低缺陷程度的解决方案。

技术领域

本发明实施例是有关一种制造半导体结构的方法。

背景技术

半导体技术不断进步到更小的特征尺寸和更高的元件密度。随着特征尺寸的缩小，降低了多个制造制程中的容许误差。一个例子是缺陷的容许误差。随着元件密度的增加，制造过程中引入的缺陷更可能导致故障(例如短路、断路)。因为在光微影制程中使用光阻剂和在蚀刻制程中产生副产物，多个制造制程(例如光微影和蚀刻)可能会引入缺陷。作为结果，降低缺陷程度对于提高半导体元件的可制造性至关重要。

发明内容

一种制造半导体结构的方法，包括形成第一开口于设置在基板上的介电层中。沉积底层(BL)于第一开口上。执行第一处理于底层上。形成图案于经处理的底层上。蚀刻到介电层和经处理的底层以形成第二开口。执行第二处理于经处理的底层上。去除经第二处理所处理的底层。

为使本揭露内容的上述及其他目的、特征和优点更明显易懂，下文特举出较佳实施例，并配合所附附图详细说明如下。

附图说明

当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应当注意，依据业界的标准做法，各特征未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。

图1A到图1N是根据一些实施例的使用光阻剂去交联制程制造实例半导体结构的横截面示意图；

图2是根据一些实施例的绘示结合光阻剂去交联制程制造半导体结构的实例方法的流程图；

图3A到图3G是根据一些实施例的使用光阻剂去交联制程制造实例半导体结构的横截面示意图；

图4是根据一些实施例的绘示结合光阻剂去交联制程制造半导体结构的实例方法的流程图。

具体实施方式

以下揭露提供许多不同实施例或实例，以用于实现所提供标的物的不同的特征。下文描述构件和排列等的特定实例以简化本揭露。当然，这些仅仅为实例，并不旨在限制本揭露。举例而言，在随后描述中的在第二特征上方或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征及第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。

另外，空间相对术语，诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”、“之上(over)”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对术语旨在包含于使用或操作中的装置的不同方向。设备可为不同的方向(旋转90度或在其他的方向)，并且在此使用的空间相关描述词也可相应地被解释。

在本揭露中所描述的多个先进微影制程、方法、以及多种材料可在许多应用中使用，包括多个鳍式场效晶体管(FinFETs)。前述揭露内容非常适合用于此，例如可以图案化多个鳍片以在特征之间产生相对较紧密的间隔。此外，在形成多个鳍式场效晶体管的多个鳍片中所使用的多个间隔物，可以根据以下揭露进行处里。