[发明专利]对沟槽和孔进行铜填充工艺的指导研究方法有效
申请号: | 201711208496.1 | 申请日: | 2017-11-27 |
公开(公告)号: | CN107993980B | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 李远;潘杰;马亮;吕术亮;章星;万先进 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 佟林松 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 进行 填充 工艺 指导 研究 方法 | ||
1.对沟槽和孔进行铜填充工艺的指导研究方法,其特征在于,包括以下步骤:
设定沉积条件,使用物理气相沉积机台对不同的基片进行铜沉积,分别算出不同沉积偏压P1~Pn下铜的消减比,建立沉积偏压与铜的消减比之间的对应关系,n为大于1的自然数;
保持沉积条件不变,使用物理气相沉积机台对沟槽或孔进行铜沉积,分别测量不同沉积偏压P1~Pn下,沟槽或孔的顶端、侧壁和底部的沉积的铜薄膜的厚度,分别计算其台阶覆盖率,建立沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系;
通过对比偏压与金属铜的消减比之间的对应关系以及沉积偏压与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系,建立在所述设定沉积条件下消减比与金属铜在沟槽或孔内的沉积刻蚀形貌的对应关系;
选择不同的消减比,使用物理气相沉积机台分步对沟槽或者孔进行铜填充;其中,建立沉积偏压与金属铜的消减比之间的对应关系的步骤包括:
利用公式EDR=(THK D-THK DCE)/THK D计算某一沉积偏压下铜的消减比;
其中,EDR为沉积条件下,某一沉积偏压下铜的消减比;
THK D为沉积条件下,不加偏压时,铜在基片上的沉积厚度;
THK DCE为沉积条件下,先不加偏压沉积,然后再加载所述某一沉积偏压沉积时,铜在基片上的沉积厚度;其中,所述先不加偏压沉积的时间与所述再加载所述某一沉积偏压沉积的时间均与铜在基片上的沉积厚度THK D的形成时间相同。
2.如权利要求1所述的指导研究方法,其特征在于,
P1~Pn的取值范围均位于0~1200W之间。
3.如权利要求1或2所述的指导研究方法,其特征在于,
所述沟槽或孔的线宽为20~30nm。
4.如权利要求1所述的指导研究方法,其特征在于,对沟槽或者孔进行铜填充的步骤包括:
根据消减比位于0.8~1之间、0.3~0.8之间以及0~0.3之间所对应的沉积刻蚀形貌,选择一种或多种消减比分别对沟槽或者孔进行铜填充。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711208496.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种金属互连结构的制备工艺
- 下一篇:TFT基板及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造