[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底上具有伪栅极层，所述伪栅极层包括相对的第一侧和第二侧，所述伪栅极层的第一侧基底内具有源区，所述伪栅极层的第二侧基底内具有漏区，所述基底、源区和漏区上具有介质层，且所述介质层覆盖所述伪栅极层的侧壁；

去除所述伪栅极层，在所述介质层内形成伪栅开口，所述伪栅开口沿漏区至源区方向上具有第一区和第二区，所述第一区与漏区相邻；

在所述第一区伪栅开口底部的基底内形成非晶区；

在所述伪栅开口底部的基底和非晶区表面形成第一栅介质层，且所述第一栅介质层在非晶区的成膜速率大于在第二区的成膜速率。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅开口的深宽比为：1:1～6:1。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述非晶区的形成工艺包括：离子注入工艺。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述离子注入工艺包括注入离子，所述注入离子包括：硅离子、氟离子、碳离子或者氮离子；当所述注入离子为硅离子时，所述离子注入工艺的参数包括：注入剂量为1.0E14原子数/平方厘米～5.0E15原子数/平方厘米，注入能量为1千电子伏～6千电子伏，注入角度为1度～30度。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一栅介质层的材料包括：氧化硅；所述第一栅介质层的形成工艺包括：化学氧化工艺，所述化学氧化工艺的参数包括：反应物包括双氧水和臭氧。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区第一栅介质层厚度的范围为：35埃～45埃，所述第二区第一栅介质层厚度的范围为：30埃～42埃。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅极层和基底之间还具有伪栅介质层；形成伪栅开口之后，所述形成方法还包括：去除伪栅开口底部的伪栅介质层。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述伪栅开口之后，去除所述伪栅开口底部的伪栅介质层之前，形成所述非晶区；或者，去除所述伪栅开口底部的伪栅介质层之后，形成所述非晶区。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一栅介质层之后，所述形成方法还包括：在所述伪栅开口内第一栅介质层的顶部表面形成第二栅介质层和位于第二栅介质层上的栅极层。

10.一种半导体结构，其特征在于，包括：

基底，所述基底上具有源区和漏区，所述基底、源区和漏区上具有介质层；

位于所述源区和漏区之间介质层内的伪栅开口，所述伪栅开口沿漏区至源区方向上具有第一区和第二区，所述第一区与漏区相邻；

位于所述第一区伪栅开口底部基底内的非晶区；

位于所述伪栅开口底部基底和非晶区表面的第一栅介质层，所述第一区第一栅介质层的厚度大于第二区第一栅介质层的厚度。

11.如权利要求10所述的半导体结构，其特征在于，所述第一区栅介质层厚度的范围为：35埃～45埃，所述第二区第一栅介质层厚度的范围为：30埃～42埃。

12.如权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述初始伪栅开口内第一栅介质层顶部的第二栅介质层和位于第二栅介质层上的栅极层；所述栅极结构包括：第一栅介质层、第二栅介质层和位于第二栅介质层上的栅极层。

13.如权利要求10所述的半导体结构，其特征在于，所述伪栅开口的深宽比为：1:1～6:1。