[发明专利]接触结构制造方法及半导体装置

说明书

一种接触结构的制造方法，包括形成第一晶体管及第二晶体管于基板上，其中第一晶体管及第二晶体管共享源极/漏极区，源极/漏极区形成于第一晶体管的第一栅极及第二晶体管的第二栅极之间，形成第一开口于层间介电层中，且于第一栅极及第二栅极间，沉积蚀刻停止层于第一开口中，且于层间介电层的顶表面上，沉积介电层于蚀刻停止层上，对介电层施行第一蚀刻工艺，直到露出蚀刻停止层，对蚀刻停止层进行第二蚀刻工艺，直到移除蚀刻停止层的露出部份及介电层的部份。

技术领域

本发明实施例涉及接触结构及其制造方法，且特别涉及一种具有扩大漏极接触的接触结构及其制造方法。

背景技术

半导体工业因电子元件(例如晶体管、二极管、电阻及电容等等)集成密度的持续改进已经历快速成长。此集成密度的改进大部份是来自不断地降低最小特征尺寸而来，而可允许更多元件被集成于给定区域。然而，越小的特征尺寸可能会造成不期望的接触电阻增加。随着对微小化、更高的速度、更大的频宽、更低的功耗和延迟等的需求，减少接触电阻的需求日益增加。

发明内容

根据一实施例，一种接触结构的制造方法，包括：形成第一晶体管及第二晶体管于基板上，其中第一晶体管及第二晶体管共享源极/漏极区，源极/漏极区形成于第一晶体管的第一栅极及第二晶体管的第二栅极之间；形成第一开口于层间介电层中，且于第一栅极及第二栅极间；沉积蚀刻停止层于第一开口中，且于层间介电层的顶表面上；沉积介电层于蚀刻停止层上；沉积光致抗蚀剂层于介电层上；图案化光致抗蚀剂层以于光致抗蚀剂层中形成第二开口，其中第二开口的最外缘与第一开口的最外缘对准；对介电层施行第一蚀刻工艺，直到露出蚀刻停止层；对蚀刻停止层进行第二蚀刻工艺，直到移除蚀刻停止层的露出部份及介电层的部份以形成第三开口，其中第三开口的最大宽度大于第二开口的最大宽度；以及以导电材料填充第三开口。

根据一实施例，一种接触结构的制造方法，包括：形成第一晶体管及第二晶体管于基板上，其中：第一晶体管包括第一源极、第一栅极及漏极；以及第二晶体管包括第二源极、第二栅极及漏极。方法还包括形成第一保护层及第二保护层，分别沿着第一晶体管及第二晶体管的侧壁间隔物，其中第一保护层及第二保护层于第一栅极及第二栅极间且于漏极上；形成下漏极接触于层间介电层中及于第一栅极及第二栅极间；形成第一开口于层间介电层中及于下漏极接触上；沉积蚀刻停止层于第一开口中及于层间介电层的顶表面上；沉积介电层于蚀刻停止层上；对介电层施行第一蚀刻工艺直到露出蚀刻停止层；对蚀刻停止层进行第二蚀刻工艺直到移除蚀刻停止层的露出部份及部份介电层以形成第二开口，其中第二开口上部的宽度大于第一开口上部的宽度；以及以导电材料填充第二开口。

根据一实施例，一种接触结构设备，包括：第一源极及共同漏极，于第一栅极的相反侧上；第二源极及共同漏极，于第二栅极的相反侧上，其中：第一栅极及第二栅极位于基板上的层间介电层中；以及第一栅极及第二栅极分别被第一栅极间隔物及第二栅极间隔物围绕。设备还包括第一保护层，沿着第一栅极间隔物的侧壁形成，其中第一保护层位于共同漏极上，且第一保护层的顶表面有第一斜坡；第二保护层，沿着第二栅极间隔物的侧壁形成，其中第二保护层位于共同漏极上，且第二保护层的顶表面有第二斜坡；以及第一漏极接触，形成于第一栅极及第二栅极间，其中第一漏极接触上部的宽度大于第一漏极接触下部的宽度。

附图说明

以下将配合所附附图详述本发明的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘示且仅用以说明例示。事实上，可能任意地扩大或缩小元件的尺寸，以清楚地表现出本发明的特征。

图1为根据本发明的各种实施例绘示的半导体装置的剖面图；

图2至图10为根据本发明的各种实施例绘示的制造图1所示的半导体装置的中间步骤；

图11为根据本发明的各种实施例绘示形成图1中所示的半导体装置方法的流程图；以及

图12为根据本发明的各种实施例绘示具有扩大的漏极/源极接触的FinFET半导体装置的剖面图。