[发明专利]SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件

说明书

本发明公开了一种SoC局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件。本发明的SoC芯片局域磁屏蔽封装方法包括：形成SoC裸芯片，其中所述SoC裸芯片中形成有MRAM功能模块和非MRAM功能模块；在SoC裸芯片的背面形成第一凹槽，所述第一凹槽区域在从正面到背面的方向上覆盖MRAM功能模块，而且在SoC裸芯片的正面在MRAM功能模块四周形成第二环形凹槽；在第一凹槽中填充磁屏蔽材料，而且在SoC裸芯片的正面的局部区域上形成磁屏蔽材料以使得磁屏蔽材料完全覆盖MRAM功能模块和第二环形凹槽，而且磁屏蔽材料在从正面到背面的方向上与非MRAM功能模块不重叠；将形成磁屏蔽材料的SoC裸芯片粘贴在焊盘底板上，形成芯片引线键合，并且形成芯片整体封装结构。

技术领域

本发明涉及本发明涉及磁性随机存储芯片的磁屏蔽和封装技术、以及其他对磁场敏感的电子元件和相关集成电路芯片的磁屏蔽和封装技术，尤其涉及一种SoC(System onChip，系统级芯片)芯片局域磁屏蔽封装件以及SoC芯片局域磁屏蔽封装方法。

背景技术

磁性材料和磁电阻元件广泛应用在存储器和传感器领域。磁存储器利用磁性记忆层的磁矩取向来记录数据，是一种非易失性的存储技术。磁阻式随机访问存储器(MagneticRandom Access Memory，MRAM)兼具闪存的非易失性和静态随机存储器的高速读写能力，在诸多应用场景下(例如嵌入式物联网系统)具有能耗和高整合度的优势，另外可擦写次数大大超过现有的闪存技术因而具有很高的可靠性。

图1是磁阻式随机访问存储器的磁性隧道结的结构低电阻的情况的示意图，图2是MRAM的磁性隧道结的结构高电阻的情况的示意图。如图1和图2所示，MRAM的原理是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料(记忆层1和参考层3)夹着一层非常薄的非铁磁绝缘材料层(隧道势垒层2)组成的。磁性随机存储器的数据存储在由磁电阻元件组成的存储比特阵列中，每个磁电阻元件代表了一个比特，每个磁电阻元件包含磁性记忆层和磁性参考层，当两层磁性材料的磁矩指向相同时，磁电阻元件处于低电阻态(逻辑0，如图1所示)，当两层磁性材料的磁矩指向相反时，磁电阻元件处于高点阻态(逻辑1，如图2所示)。

磁电阻元件中参考层的磁矩取向在初始化完成后，整个工作寿命期间是无需变化的，一般通过钉扎或者强反铁磁耦合的方法将其固定，翻转参考层磁矩取向一般情况下不会发生翻转，除非发生罕见的极端的情况，如很高的温度(>300C)和极大的磁场(>10000高斯)。而记忆层的磁矩取向相比参考层而言要容易翻转的多，因为否则的话写入数据(也就是翻转记忆层的磁矩)将会非常困难。这就意味着记忆层的磁矩在有限的磁场下(100-1000高斯)存在一定的翻转概率，这样的磁场条件并非罕见，因此在MRAM芯片上设计磁屏蔽的方案，对降低由外界磁场影响导致的出错率有极大的帮助。

MRAM的主要应该之一用是嵌入到系统级芯片SoC中，作为一个非易失性、低功耗的高速存储模块，从而替代现有的嵌入式闪存(flash)以及嵌入式静态随机存储器(SRAM)。在系统级的芯片中由于电磁环境复杂，有可能干扰MRAM导致高出错率。因此，需要一种在SoC芯片上对MRAM或其他电磁元件做局域屏蔽的方法，使得它们相互之间不发生干扰。另外在某些情形下，对磁电阻元件尤其是MRAM而言，磁屏蔽材料越靠近被屏蔽区域效果越好。如果对整个芯片区域设计磁屏蔽，则大大削弱对MRAM的屏蔽效果而且对成本控制不利。

发明内容

有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件，以满足磁性随机访问存储器的局域磁屏蔽的需求。