[发明专利]快闪存储器存储装置及其操作方法

说明书

本发明提供一种快闪存储器存储装置，包括存储器晶胞阵列以及存储器控制电路。存储器晶胞阵列包括多个存储器区块以及备用存储器区块。存储器区块用以存储数据。存储器控制电路耦接至存储器晶胞阵列。存储器控制电路用以对存储器区块当中的目前存储器区块进行抹除操作，并且记录目前存储器区块的抹除重试值。存储器控制电路判断抹除重试值是否超过临界值。若抹除重试值超过临界值，在抹除操作的时间区间内，存储器控制电路以预先抹除的备用存储器区块来取代目前存储器区块。另外，一种快闪存储器存储装置的操作方法也被提出。

技术领域

本发明涉及一种电子装置及其操作方法，尤其涉及一种快闪存储器存储装置及其操作方法。

背景技术

对快闪存储器存储装置而言，循环(cycling)操作容易在其漏极接面产生界面态，并且在其穿隧氧化层产生氧化物陷阱。一般而言，循环操作包括抹除操作及程序化(program)操作。快闪存储器晶胞经过多次的循环操作通常容易会被劣化，例如存储器区块的可靠度会下降，或者抹除时间及程序化时间会增加，也即操作速度变慢。此外，在经过多次的循环操作之后，晶胞中的部分二进制位也会因为过早磨损而不符合规范。这些磨损的二进制位难以在测试阶段加以剔除。在现有技术中，一种解决方式是利用错误校正码(error correct bit，ECC)来校正这些损坏的二进制位。然而这种方法却会产生其他问题，例如增加芯片尺寸的大小、降低操作速度或者增加功率消耗等等的问题。

发明内容

本发明提供一种快闪存储器存储装置及其操作方法，其存储器区块的可靠度高且操作速度快。

本发明的快闪存储器存储装置包括存储器晶胞阵列以及存储器控制电路。存储器晶胞阵列包括多个存储器区块以及备用存储器区块。存储器区块用以存储数据。存储器控制电路耦接至存储器晶胞阵列。存储器控制电路用以对存储器区块当中的目前存储器区块进行抹除操作，并且记录目前存储器区块的抹除重试值。存储器控制电路判断抹除重试值是否超过第一临界值。若抹除重试值超过第一临界值，在抹除操作规范的时间区间内，存储器控制电路以预先抹除的备用存储器区块来取代目前存储器区块。

本发明的快闪存储器存储装置的操作方法包括：对存储器区块当中的目前存储器区块进行抹除操作，并且记录目前存储器区块的抹除重试值；判断抹除重试值是否超过第一临界值；以及若抹除重试值超过第一临界值，在抹除操作规范的时间区间内，以预先抹除的备用存储器区块来取代目前存储器区块。

基于上述，在本发明的示范实施例中，快闪存储器存储装置及其操作方法，在抹除操作的时间区间内，会以预先抹除的备用存储器区块来取代不符合规范的存储器区块以进行抹除操作，从而提升存储器区块的可靠度及其操作速度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出本发明一实施例的快闪存储器存储装置的概要示意图。

图2示出图1实施例的快闪存储器存储装置的内部方块图。

图3示出本发明一实施例的快闪存储器存储装置的操作方法的步骤流程图。

图4示出本发明另一实施例的快闪存储器存储装置的操作方法的步骤流程图。

附图标记说明

100：快闪存储器存储装置

110：存储器晶胞阵列

120：存储器控制电路

112_0、112_X、112_N、112_RB：存储器区块

121：控制器电路

123：写入控制逻辑电路

125：内容可定址存储器电路