[发明专利]版图的LEF图形处理方法

说明书

本发明公开了一种版图的LEF图形处理方法，包括如下步骤：步骤一、将LEF图形分割成多个矩形区域块；步骤二、对各矩形区域块进行编号；步骤三、对矩形区域块进行合并得到面积更大的矩形区域块并用合并后的矩形区域块的图形替换合并前的矩形区域块的图形。本发明能减少LEF的数据并提高LEF的数据传输效率。

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种版图的LEF图形处理方法。

背景技术

IP模块是一种预先设计好的甚至已经过验证的具有某种确定作用的集成电路、器件或部件。客户芯片数据即版图数据中大多会调用生产厂商(Foundary)自主开发的IP模块,客户端使用的版图数据中需要合成IP模块的单元模块中只有物理库交换格式文件(Library exchange format，LEF)，LEF主要定义了单元模块的物理信息，如单元面积大小，几何形状，布线层等物理信息，单元模块没有内部电路，需要合成IP模块的单元模块相当于一个仅有连接信息而无内部电路的IP黑盒。在流片之前需要将IP模块合成(或者称为并入)到客户端所提供的版图数据中，完整的数据合成需要由Foundary的工程师进行操作。这里的客户是指芯片的设计方，生产厂商接收客户的委托后进行芯片的具体生产；版图数据和IP模块数据的格式都为GDS格式。

在版图设计过程中，需要给客户提供一些LEF信息，从而能使客户根据LEF信息进行IP模块合成。这些LEF信息为布局布线工具提供了工艺信息和各个版图单元的几何特性，LEF信息一般包括：

1、器件单元(CELL)名、CELL边界和原点坐标；

2、引脚(PIN)名、金属层(Metal layer)和输入端(Input)/输出端(Output)；

3、其他寄生参数等。

现在以一个实例来说明LEF信息的图形结构，如图1所示，是现有反相器的LEF图形，可以看到图1中，包括了输入端101，输出端102，电源端103，接地端104，图1中输入端也用I表示，输出端也用O表示，电源端也用VSS表示，接地端也用GND表示。其中输入端I具有矩形结构，电源端VSS、输出端O和接地端GND都不是矩形结构。

在对图1所示的LEF图形进行表示时，需要根据各块图形进行按矩形的分割，如图2所示，是现有方法对图1中的输出端102图形的分割图，现有的分割方法是根据LEF图形的多边形的顶点坐标进行分割，分割后由多个小的矩形区域块组成多边形结构的输出端102，如图2中的标记201所示的区域就表示了最小的矩形区域块。采用分割的方法虽然能够使得多边形的LEF图形用多个矩形图形表示，但是现有方法分割方法会带来图形的数据增加的问题，随着工艺的发展，现有方法会使版图的LEF数据越来越大。

发明内容

本发明所要解决的技术问题是版图的LEF图形处理方法，能减少LEF的数据并提高LEF的数据传输效率。

为解决上述技术问题，本发明提供的版图的LEF图形处理方法包括如下步骤：

步骤一、从版图按照LEF图形的顶点坐标将所述LEF图形分割成多个矩形区域块。

步骤二、对各所述矩形区域块进行编号。

步骤三、对邻近的所述矩形区域块进行合并得到面积更大的矩形区域块，用面积更大的所述矩形区域块的图形替换合并前的各所述矩形区域块的图形，以减少所述LEF图形的总的矩形区域块的数目，从而减少所述LEF图形的数据大小。

进一步的改进是，步骤三的合并是按照各所述矩形区域块的编号进行逐项合并。

进一步的改进是，所述逐项合并的步骤为：