[发明专利]一种片上系统以及用于防止片上系统中的闭锁的方法

说明书

一种片上系统(SOC)包括处理器和被耦合到该处理器的存储器系统(104)。该存储器系统(104)包括静态随机存取存储器(SRAM)存储体202和存储器控制器204。该SRAM存储体202包括被耦合到SRAM阵列电源和SRAM阵列中的SRAM存储单元的晶体管的源极的第一开关。该SRAM存储体202也包括被耦合到NWELL电源和SRAM存储单元的晶体管的本体的第二开关。第二开关被配置为在SRAM阵列的上电期间在第一开关闭合之前闭合。

技术领域

本申请涉及一种片上系统以及用于防止片上系统中的闭锁的方法。

背景技术

静态随机存取存储器(SRAM)是利用锁存来存储每个比特位的存储器。因为SRAM是静态的，不需要定期刷新存储器，因此通常比动态随机存取存储器(DRAM)速度更快、密度更低且更昂贵。由于SRAM的速度，SRAM通常被用在需要快速存储器诸如用于中央处理单元(CPU)的高速缓冲存储器、外部突发模式SRAM高速缓存、硬盘缓冲器、路由器缓冲器、CPU寄存器文件等的计算机应用中。SRAM通常包括排列成行和列的存储单元的SRAM阵列。在对应于行的每个字线和对应于列的位线的交叉点处驻留存储数据的存储单元。每个存储单元可以由一对交叉耦合的反相器形成。每个反相器包括p沟道(PMOS)晶体管和n沟道(NMOS)晶体管。SRAM阵列中的栅极增强漏极泄漏(GEDL)可占总体SRAM泄漏的较大百分比(例如，60％)。主要由于GEDL分量导致的SRAM阵列泄漏可能贡献总体片上系统(SOC)泄漏的显著部分。

发明内容

上面提到的问题在很大程度上通过用于防止片上系统(SOC)中的闭锁的系统和方法来解决。在一些实施例中，一种SOC包括处理器和耦合到该处理器的存储器系统。该存储器系统包括静态随机存取存储器(SRAM)存储体(bank)和存储器控制器。该SRAM存储体包括被耦合到SRAM阵列电源和SRAM阵列中的SRAM存储单元的晶体管的源极的第一开关。该SRAM存储体也包括被耦合到NWELL电源和SRAM存储单元的晶体管的本体的第二开关。该第二开关被配置为在SRAM阵列的上电期间在第一开关闭合之前闭合。

另一说明性实施例是一种用于防止SOC中的闭锁的方法。该方法可包括由第一开关接收SRAM阵列电源信号。SRAM阵列电源信号被配置为向SRAM阵列的多个存储单元供电。该方法还包括由第二开关接收被配置为向SRAM阵列的多个NWELL(N阱)供电的NWELL电源信号。该方法还包括闭合第二开关以将NWELL电源信号路由至存储单元之一的晶体管的本体。该方法还可包括在第二开关闭合之后闭合第一开关以将SRAM阵列电源信号路由至晶体管的源极。

又一说明性实施例是一种SRAM存储体，其包括SRAM阵列、第一开关和第二开关。该SRAM阵列包括多个存储单元和围绕多个存储单元的多个边缘单元。第一开关被耦合到SRAM阵列电源和多个存储单元中的每个存储单元中的给定晶体管的源极。第二开关被耦合到NWELL电源和多个存储单元中的每个存储单元中的给定晶体管的本体。第二开关被配置为在SRAM阵列的上电期间在第一开关闭合之前闭合。

附图说明

为了详细描述各种示例，现参考附图，其中：

图1示出根据各种实施例的片上系统(SOC)的框图；

图2示出根据各种实施例的存储器系统的框图；

图3示出根据各种实施例的结合静态随机存取存储器(SRAM)存储体的SOC电平开关的电路图；

图4示出根据各种实施例的SRAM存储体的框图；

图5示出根据各种实施例的SRAM阵列的框图；

图6示出根据各种实施例的用于防止SOC中的闭锁的方法的流程图；

图7示出根据各种实施例的用于闭合两个开关的方法的流程图；以及

图8示出根据各种实施例的用于闭合两个开关的方法的流程图。