[发明专利]半导体晶圆电沉积方法及半导体晶圆电沉积装置

说明书

本发明公开了一种半导体晶圆电沉积方法及半导体晶圆电沉积装置，属于半导体晶圆电沉积领域，为解决现有技术电沉积层均匀性差等问题而设计。本发明半导体晶圆电沉积方法是阳极仅针对待电沉积半导体晶圆的中部进行电沉积，以避免电场线在所述待电沉积半导体晶圆的边缘处集中并产生边缘效应。本发明半导体晶圆电沉积装置包括夹具、挡板、以及阳极，待电沉积半导体晶圆与挡板之间留有间隔；在挡板上开设有挡板通孔，挡板通孔的位置对应于待电沉积半导体晶圆且挡板通孔的面积小于待电沉积半导体晶圆的面积。本发明半导体晶圆电沉积方法及半导体晶圆电沉积装置消除电沉积边缘效应，提高电沉积均匀性。

技术领域

本发明涉及半导体晶圆电沉积领域，尤其涉及一种半导体晶圆电沉积方法以及用于实现该电沉积方法的半导体晶圆电沉积装置。

背景技术

沉积金属层通常是晶圆中不可缺少的一个步骤，其中晶圆表面电沉积金属厚度的均匀性是影响晶圆所制成芯片性能和良品率的重要指标。

为了提高电沉积金属厚度的均匀性，现有的主要方法是减小电沉积时电流密度。这种方法是通过降低电沉积速率、增加电沉积时间来实现沉积层均匀性的提高，但鉴于每种沉积液都只能在一定的电流密度下进行作业，单纯地降低电沉积速率将会导致沉积层颜色、形貌等沉积层品质异常，同时降低了生产效率。

发明内容

本发明的一个目的在于提出一种能提高沉积层均匀性的半导体晶圆电沉积方法。

本发明的另一个目的在于提出一种沉积层均匀性更好的半导体晶圆电沉积装置。

为达此目的，一方面，本发明采用以下技术方案：

一种半导体晶圆电沉积方法，阳极仅针对待电沉积半导体晶圆的中部进行电沉积，以避免电场线在所述待电沉积半导体晶圆的边缘处集中并产生边缘效应。

另一方面，本发明采用以下技术方案：

一种半导体晶圆电沉积装置，所述电沉积装置包括用于固定待电沉积半导体晶圆的夹具、设置在所述待电沉积半导体晶圆前方的挡板、以及设置在所述挡板前方的阳极，所述待电沉积半导体晶圆与所述挡板之间留有间隔；在所述挡板上开设有挡板通孔，所述挡板通孔的位置对应于所述待电沉积半导体晶圆且所述挡板通孔的面积小于所述待电沉积半导体晶圆的面积。

特别是，在所述阳极的外侧包覆有屏蔽罩，在所述屏蔽罩朝向所述待电沉积半导体晶圆的一侧上设置有屏蔽罩通孔；所述屏蔽罩通孔与所述挡板通孔至少部分对齐。

特别是，所述挡板由绝缘材料制成。

特别是，所述电沉积装置还包括壳体，所述壳体内填有电沉积液，所述夹具、挡板和阳极均设置在所述壳体内。

进一步，所述挡板的底边、左侧边和右侧边分别抵接在所述壳体的底面、左侧面和右侧面上，所述挡板的边缘高出所述电沉积液的液面。

特别是，所述电沉积装置还包括阴极板，所述夹具设置在所述阴极板上；所述挡板通过螺栓固定在所述阴极板上。

特别是，所述夹具包括与阴极导杆连接的阴极悬挂、连接至所述阴极悬挂的导电板、以及连接至所述导电板的导电环；电沉积时所述待电沉积半导体晶圆镶嵌在所述导电环内，所述待电沉积半导体晶圆的外边缘抵接在所述导电环的内侧壁上；所述导电板的外侧包覆有绝缘层。

进一步，所述阴极悬挂由金属材料制成。

特别是，所述夹具包括与阴极导杆连接的阴极悬挂、连接至所述阴极悬挂的多根导线、以及连接至所述导线的导电环；电沉积时所述待电沉积半导体晶圆镶嵌在所述导电环内，所述待电沉积半导体晶圆的外边缘抵接在所述导电环的内侧壁上；所述导线的外侧包覆有绝缘层。