[发明专利]CPU cache存储器的自适应测试方法及装置

说明书

本发明提供一种CPU cache存储器的自适应测试方法及装置，测试前先设置好测试目标频率对应的频率配置；开始测试后，通过jtag接口灌入bist启动命令；将jtag命令进行协议解析后变为直接控制信号；通过所述直接控制信号进行带EMA扫描的bist测试流程，如果在bist测试流程中找到了最佳的EMA,则判断为测试通过,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；否则判断为测试失败，将芯片归类为不符合要求的芯片。通过测试获得芯片的最佳的EMA值，以供芯片正常工作时配置使用，使芯片能工作在自己特定最佳的EMA值下,得到最佳的存储器性能和稳定性的平衡点。

技术领域

本发明涉及一种CPU cache存储器的自适应测试方法及装置。

背景技术

芯片的CPU最高频率直接决定了芯片的性能，而CPU中构成cache(高速缓冲存储器)的SRAM(Static RAM，静态随机存储器)通常又是极限频率的瓶颈。芯片中的SRAM存储单元是对制造工艺非常敏感的电路，由于芯片制造过程中，每一批次和每个晶圆上不同位置的芯片都可能由于制造工艺的偏差会有不同的性能。而目前的测试技术都是对所有制造工艺的偏差中最差的工艺作为测试的设置,以保证尽可能多的芯片可以通过测试。

近期SRAM的设计中，增加了一种EMA(ExtraMargin Adjustment)端口配置，这个端口有3个bit，可以从设计上调整SRAM的性能和出错概率的平衡.而目前的设计方法通常是根据晶圆制造厂的历史制造数据得到一个中间的配置，然后在电路中将EMA端口接为改数据，以求得良率和性能的平衡。缺点是:

1、根据晶圆制造厂的历史制造数据得到一个中间的配置实际上是忽略了芯片之间的差异性,使本来可以通过EMA配置获得更高性能的芯片只能获得相对低的性能,同时部分可以通过EMA配置降低性能来通过测试的芯片被判定为废片；

2、没法自动对不同芯片进行EMA调整,并进行自动分类。

发明内容

本发明要解决的技术问题，在于提供一种CPU cache存储器的自适应测试方法和装置，通过测试获得芯片的最佳的EMA值，以供芯片正常工作时配置使用，以使芯片能工作在自己特定最佳的EMA值下,得到最佳的存储器性能和稳定性的平衡点。

本发明测试方法是这样实现的：一种CPU cache存储器的自适应测试方法，测试前先设置好测试目标频率对应的频率配置；开始测试后，通过jtag接口灌入bist启动命令；将jtag命令进行协议解析后变为直接控制信号；通过所述直接控制信号进行带EMA扫描的bist测试流程，如果在bist测试流程中找到了最佳的EMA,则判断为测试通过,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；否则判断为测试失败，将芯片归类为不符合要求的芯片。

进一步的，所述bist测试流程包括依次进行的写操作扫描测试、读操作扫描测试及读写混合扫描测试；其中

所述写操作扫描测试具体为：

11)将EMA配置为111，将EMAW配置为11，将EMAS配置为1；

12)对待测存储器进行专项检测写动作的激励灌入,输出待测存储器的响应结果；

13)将待测存储器的响应结果和期望结果进行对比，看待测存储器在专项检测写动作的激励下得到的响应是否和预期一致,如果一致则输出检测通过的结果,否则输出测试错误并且写操作错误的结果；