[实用新型]一种用于数字电路的电压源电路

说明书

技术领域

本实用新型属于集成电路设计领域，特别涉及了一种用于数字电路的电压源电路。

背景技术

随着数字集成电路和模拟集成电路的日益发展，低功耗问题在现在的工艺中显得更加重要，功耗与电源电压的平方成正比，因而较低电源电压变得越来越重要。然而，随着电源电压的逐渐降低，短路功耗在电路总功耗中占的比重增大，甚至在当今的先进工艺中，短路功耗甚至有超越动态功耗的趋势。

如图1所示一种传统CMOS反相器，因输入信号不完全理想，造成开关过程中电源电压V_DD和GND之间在短期内出现一条支流通路，此时NMOS和PMOS管会同时导通。如图2所示的CMOS反相器输入信号和短路电流的波形图，其横坐标为时间t，纵坐标由上至下依次为输入信号V_in和短路电流i_short。在输入信号V_in的上升沿和下降沿时会有一段时间内出现较大的短路电流，假设所形成的电流脉冲可近似成三角形，以及CMOS反相器的上升和下降响应都是对称的情况下，每个开关的周期功耗E_dp近似为：

Edp=VDDIpeaktsc2+VDDIpeaktsc2=tscVDDIpeak]]>

其中，V_DD为CMOS反相器的电源电压，I_peak为峰值短路电流，t_sc为两开关管同时导通的时间。从上述公式中不难发现，短路功耗与短路电流及短路时间的乘积成正比。为此，在数字电路设计中必须考虑短路电流引起的功耗问题，为数字电路提供一种合适的电压源电路，它能够减小短路电流，最终减少短路功耗，成为当前集成电路发展和设计所需解决的问题。

实用新型内容

为了解决上述背景技术存在的问题，本实用新型旨在提供一种用于数字电路的电压源电路，减小短路电流，并最终减少短路功耗。

为了实现上述技术目的，本实用新型的技术方案为：

一种用于数字电路的电压源电路，包括电流镜、PMOS管、NMOS管和低压差线性稳压器，所述电流镜的输入端接电源电压，它的输出端连接PMOS管的源极，PMOS管的漏极连接NMOS管的漏极，PMOS管的栅极分别连接NMOS管的栅极和漏极，NMOS管的源极接地，所述低压差线性稳压器的输入端连接PMOS管的源极，它的输出端连接数字电路模块。

采用上述技术方案带来的有益效果是：

(1)采用本实用新型的结构，在一定的偏置电流下，使数字电路模块电压Vdigital始终保持在一个合理范围，即Vdigital＝Vgsn+Vgsp，Vgsn是指NMOS的栅源饱和电压，Vgsp是指PMOS的栅源饱和电压，也就是说数字电路模块电压Vdigital将是自适应的。以背景技术中的CMOS反相器为例，那么图2中所示的电源电压VDD-开关管阈值电压V_T和开关管阈值电压V_T之间的范围将被大幅减小，也就是反相器中的NMOS与PMOS同时导通的区间也大幅减小，最终大幅减小短路功耗。

(2)CMOS工艺的阈值电压会随着温度、工艺或不同的晶圆批次有较大的波动。其中温度影响尤其明显，一般来说，CMOS工艺的阈值电压会随着温度升高而降低，幅度大致是1～2mV/℃。在同一温度下，不同批次的阈值电压也会有几十毫伏乃至上百毫伏的波动。如果采用本实用新型的结构，由于数字电路模块电压Vdigital是自适应的，不会再有上述波动的影响。