[发明专利]静电感应晶体管的制造方法以及静电感应晶体管

说明书

技术领域

本发明涉及半导体器件领域，尤其涉及一种静电感应晶体管的制造方法以及静电感应晶体管。

背景技术

静电感应晶体管（Static Induction Transistor，SIT）诞生于1970年，实际上是一种结型场效应晶体管。将用于信息处理的小功率SIT器件的横向导电结构改为垂直导电结构，即可制成大功率的SIT器件。SIT是一种多子导电的器件，其工作频率与电力MOSFET相当，甚至超过电力MOSFET，而功率容量也比电力MOSFET大，因而适用于高频大功率场合，目前已在雷达通信设备、超声波功率放大、脉冲功率放大和高频感应加热等某些专业领域获得了较多的应用。

埋栅结构是现有的技术中一种常见的静电感应器件结构。附图1所示是现有技术中一种典型的埋栅型静电感应器件的结构示意图，包括衬底10，衬底10表面的一次外延层11以及一次外延层11表面的二次外延层12。所述衬底10、一次外延层11以及二次外延层12的导电类型均相同。二次外延层12和一次外延层11的界面处相对设置有两个栅墙13，栅墙13之间设置有栅条14。栅墙13和栅条14的导电类型相同，并且和二次外延层12的导电类型相反。所述在二次外延层12的表面与栅条14对应的位置设置有源电极15，在衬底10的另一表面设置有漏电极16。二次外延层12在与栅墙13对应的位置被刻蚀除去以暴露出栅墙13，并在所述栅墙13的表面设置了栅电极17。栅电极17通过栅墙13以及栅墙13间的栅条14来控制源极和漏极之间的电流。

上述结构在制备过程中需要两次外延，且外延层杂质浓度很高，这面临着反型杂质的严格补偿技术和微量杂质的精确控制技术两个技术难题。而且在外延后需要刻蚀台面，使工艺更为复杂。

发明内容

本发明所要解决的技术问题是，提供一种静电感应晶体管的制备方法以及静电感应晶体管，能够有效控制反型掺杂和微量杂质的浓度，且工艺简单。

为了解决上述问题，本发明提供了一种静电感应晶体管的制造方法，包括如下步骤：提供导电类型为N型的硅衬底；在所述硅衬底的一背面形成磷掺杂层；在所述硅衬底的一正面形成导电类型为P型的栅墙和栅条；采用一键合衬底与所述硅衬底的正面键合，所述键合衬底的导电类型为N型；在所述键合衬底中形成通孔，以暴露出所述栅墙用于制作引出电极。

可选的，所述形成磷掺杂层的步骤进一步包括：同时在所述硅衬底的正面形成第一覆盖层，背面形成第二覆盖层；去除背面的所述第二覆盖层；在背面形成磷掺杂层，用于形成漏端的欧姆接触，正面保留的第一覆盖层继续用作后续形成栅墙和栅条的掺杂阻挡层。进而所述形成栅墙和栅条的步骤进一步包括：图形化所述第一覆盖层；以所述第一覆盖层为阻挡层，在硅衬底中形成导电类型为P型的栅墙和栅条；去除所述第一覆盖层。进而以所述第一覆盖层为阻挡层，在硅衬底中形成导电类型为P型的栅墙和栅条的步骤中，进一步是采用注入或者扩散的方法形成导电类型为P型的栅墙和栅条。

可选的，在采用一键合衬底与所述硅衬底的第一表面键合的步骤实施完毕之后，进一步包括一减薄所述键合衬底的步骤。

本发明还提供了一种静电感应晶体管，包括N型的硅衬底和硅衬底表面的N型覆盖层，P型导电类型的栅墙以及P型导电类型的栅条设置在硅衬底内，其特征在于，所述硅衬底和覆盖层之间的界面为键合界面，所述硅衬底在与所述覆盖层相对的另一表面具有磷掺杂层。

本发明的优点在于，采用键合的方式形成覆盖栅墙和栅条的N型覆盖层，这可以使覆盖层的掺杂浓度得到精确控制，对于提高静电感应晶体管的电学性能有重要意义；并且硅衬底在与所述覆盖层相对的另一表面形成磷掺杂层，该层用以吸收制造过程中在硅衬底中引入的杂质，亦可以提高静电感应晶体管的电学性能。

附图说明

附图1所示是现有技术中一种典型的埋栅型静电感应器件的结构示意图。

附图2所示是本发明具体实施方式所述方法的实施示意图。

附图3A至附图3J所示是本发明具体实施方式所述方法的工艺示意图。

附图4所示是本发明具体实施方式所述静电感应器件的结构示意图。

具体实施方式

下面结合附图对本发明提供的静电感应晶体管的制造方法以及静电感应晶体管的具体实施方式做详细说明。