[发明专利]增强存储阵列位线缺陷漏电的方法

说明书

本发明涉及半导体存储技术领域，具体涉及一种增强存储阵列位线缺陷漏电的方法，所述方法包括：对存储阵列进行编程，形成棋盘格测试图形；所述形成棋盘格测试图形指存储阵列中形成的高阈值电压存储单元和低阈值电压存储单元依次间隔排列形成的高阈值电压存储单元和低阈值电压存储单元分布。在存储阵列相邻位线之间和相邻字线之间形成高电平和低电平；持续一定时间所述在存储阵列相邻位线之间和相邻字线之间形成的高电平和低电平，根据相邻位线之间形成的高低平和低电平的电压差增强位线之间潜在缺陷的漏电。本发明采用技术方案，增强了位线之间潜在缺陷的漏电，进而在检测阶段检测出来，提升了存储器读取数据的准确度。

技术领域

本发明涉及半导体存储技术领域，具体涉及一种增强存储阵列位线缺陷漏电的方法。

背景技术

半导体存储技术的发展，存储器的生产工艺也越来越成熟，半导体存储器也朝着更小尺度和更大集成的方向发展。半导体生产过程中，因生产工艺的高要求和高精度，往往会存在一定数量的缺陷产品。对于缺陷产品，有些缺陷暴漏较明显，能够在检测时检测出来进而进行修复或丢弃；但对于有些缺陷，在检测时往往不能检测出来，只有在以后的反复擦除与写入中才会显露出来。对于存储阵列位线之间的缺陷，其中一种是比较明显的缺陷在检测的时候能够快速、准确的检测出来；其中一种是潜在缺陷。位线之间的潜在缺陷是指在存储器生产工艺流程中，因工艺的偏差、环境、设备等因素的影响，在存储阵列位线之间形成的缺陷；对于此类缺陷在在对存储器进行检测阶段很难检测出来，只有在以后的使用中，因循环的读取和写入呈现出来，并造成数据读取错误等。

图1所示是现有技术中存储阵列施加高电平示意图；如图1所示，现有技术中对每条位线都施加了高电平。利用此种方法进行对位线的检测，一定程度上能够检测出位线之间存在的较为明显的缺陷，进而对检测出来的存储阵列进行修复或淘汰。但现有技术中技术方案不能有效的对位线之间潜在缺陷进行处理，进而造成位线之间潜在缺陷在以后的使用中，因循环的读取和写入呈现出来，进而造成数据读取错误等。

发明内容

为使对存储阵列位线之间的潜在缺陷进行有效的处理，减少存储阵列位线之间潜在缺陷因循环的读取和写入呈现出来，进而造成数据读取错误，本发明实施例提供了如下技术方案：

一种增强存储阵列位线缺陷漏电的方法，包括：

对存储阵列进行编程或擦除，形成棋盘格测试图形；所述形成棋盘格测试图形指所述存储阵列中形成的高阈值电压存储单元和低阈值电压存储单元依次间隔排列形成的所述高阈值电压存储单元和所述低阈值电压存储单元分布；

在所述存储阵列相邻位线之间和相邻字线之间形成高电平和低电平；其中，所述高电平的电压值处于所述高阈值电压存储单元中形成的高阈值电压和所述低阈值电压存储单元中形成的低阈值电压之间；

持续一定时间所述在存储阵列相邻位线之间和相邻字线之间形成的高电平和低电平，根据所述相邻位线之间形成的高低平和低电平的电压差增强所述存储阵列位线之间潜在缺陷的漏电。

进一步的，所述的增强存储阵列位线缺陷漏电的方法，所述在存储阵列相邻位线之间和相邻字线之间形成高电平和低电平，包括：

对存储阵列中奇数行字线施加低电平和偶数行字线施加高电平；

对所述存储阵列中奇数列位线施加高电平，其中偶数列位线在位线上导通存储单元作用下处于低电平。

进一步的，所述的增强存储阵列位线缺陷漏电的方法，所述在存储阵列相邻位线之间和相邻字线之间形成高电平和低电平，包括：

对存储阵列中奇数行字线施加高电平和偶数行字线施加低电平；

对所述存储阵列中偶数列位线施加高电平，其中奇数列位线在位线上导通存储单元作用下处于低电平。

进一步的，所述的增强存储阵列位线缺陷漏电的方法，所述高电平为4V。