[发明专利]1T1R和1R阻变存储器集成结构及其实现方法

说明书

技术领域

本发明涉及微电子技术领域，尤其涉及1T1R和1R阻变存储器集 成结构及其实现方法。

背景技术

阻变存储器（ResistiveRandomAccessMemory，RRAM）因为其 高密度、低成本、快的存取速度及可突破技术代发展的特点被认为是 下一代新型存储器的有力竞争者。阻变存储器利用存储介质的电阻在 电信号作用下，在低阻态和高阻态间可逆转换的特性来存储信号，由 高阻态转变为低阻态的过程称为set，由低阻态转变为高阻态的过程 称为reset。其中的存储介质有很多种，大致包括二元过渡金属氧化物、 钙钛矿型化合物、固态电解质和有机材料等四种。过渡金属二元氧化 物因其组分简单、制备成本低廉、与传统CMOS工艺相兼容等优点 而受到高度关注。按照施加偏压的方向可以把阻变存储器分为单极阻 变存储器和双极阻变存储器两大类，对于单极阻变存储器而言，set 和reset中施加的偏压方向相同，对于双极阻变存储器而言两个偏压 方向相反。

1R就是指具有金属-介质层-金属（MIM）三明治结构的阻变存 储器结构。单极阻变存储器的交叉矩阵（crossbar）结构中存在漏电 路径，使之不能大规模集成，通常需要与选择器件串联，常用的选择 器件有晶体管和二极管。1T1R（1Transistorand1RRAM，1个晶体 管和1个阻变存储器）结构将晶体管作为选择器件，就是将阻变存储 器制作在晶体管的漏极，并与晶体管串联组成有源结构。

现有技术和方法中在制作上述1R和1T1R的过程中，要对两个 结构分别进行光刻，加工成本比较高。

发明内容

（一）要解决的技术问题

针对上述缺陷，本发明要解决的技术问题是如何能够减少光刻次 数，降低加工成本。

（二）技术方案

为解决上述问题，本发明提供了1T1R和1R阻变存储器集成结 构，具体包括：

衬底晶体管、第一层金属前介质、第一层栓塞、第一层金属、第 二层层间介质、第二层栓塞、MIM结构层、第三层层间介质、第三 层栓塞、第二层金属和钝化层。

进一步地，所述MIM结构层包括：下电极、阻变介质层和上电 极，其中所述下电极的材料为TiN，所述阻变介质层为HfO₂，所述上 电极的材料为Ti和TiN组成的复合层。

进一步地，所述下电极的厚度为100nm，所述阻变材料的厚度为 10nm，所述上电极的厚度为10nmTi和100nmTiN。

进一步地，在所述第一层金属前介质中形成所述第一层栓塞，用 于连接所述衬底晶体管和所述第一层金属；

在所述第二层层间介质中形成所述第二层栓塞，用于连接所述第 一层金属和所述MIM结构层；

在所述第三层层间介质中形成所述第三层栓塞，用于连接所述 MIM结构层和所述第二层金属。

进一步地，所述第一层金属前介质中包括：第一扩散阻挡层，位 于所述第一层金属前介质与所述第一层栓塞之间，防止所述第一层栓 塞扩散进所述第一层金属前介质中，并作为所述第一层栓塞的粘附 层；

所述第二层层间介质中包括：第二扩散阻挡层，位于所述第二层 层间介质与所述第二层栓塞之间，防止所述第二层栓塞扩散进所述第 二层层间介质中，并作为所述第二层栓塞的粘附层；

所述第三层层间介质中包括：第三扩散阻挡层，位于所述第三层 层间介质与所述第三层栓塞之间，防止所述第三层栓塞扩散进所述第 三层层间介质中，并作为所述第三层栓塞的粘附层。

进一步地，所述第一层栓塞包括第一栓塞和第二栓塞，所述第一 栓塞位于所述衬底晶体管的漏极，用于连接所述衬底晶体管的漏极和 所述第一层金属，所述第二栓塞位于所述衬底晶体管的源极，用于连 接所述衬底晶体管的源极和所述第一层金属。

为解决上述问题，本发明还提供了针对上述1T1R和1R阻变存 储器集成结构的实现方法，包括：在衬底晶体管的源极和漏极同时制 作阻变存储器，并通过所述漏极和所述源极实现所述衬底晶体管与所 述阻变存储器的串联。

进一步地，所述在衬底晶体管的源极和漏极同时制作阻变存储器 具体包括：