[发明专利]一种验证方法、装置及芯片

权利要求书

1.一种验证方法，其特征在于，包括：

芯片接收配置指令；

根据所述配置指令模拟专用集成电路ASIC的环境；

对应所述芯片中每个功能模块生成门控时钟信号；

将预设时钟信号和所述门控时钟信号布置在全局时钟树上；

使用所述全局时钟树对所述芯片进行验证。

2.如权利要求1所述的方法，其特征在于，所述对应所述芯片中每个功能模块生成门控时钟信号，包括：

获取控制信号；

采集所述预设时钟信号的下降沿；

使用所述预设时钟信号的下降沿将所述控制信号转换为锁存信号；

所述锁存信号与所述预设时钟信号作逻辑与运算，将所述运算结果确定为所述门控时钟信号。

3.如权利要求1所述的方法，其特征在于，所述将预设时钟信号和所述门控时钟信号布置在全局时钟树上，包括：

将所述门控时钟信号输入与之相对应的功能模块的控制使能输入端；

将所述预设时钟信号输入所述每个功能模块的时钟信号输入端。

4.一种验证装置，其特征在于，包括：

接收单元，用于接收配置指令；

模拟单元，用于根据所述接收单元接收的配置指令模拟专用集成电路ASIC的环境；

生成单元，用于对应所述芯片中每个功能模块生成门控时钟信号；

布置单元，用于将预设时钟信号和所述生成单元生成的门控时钟信号布置在全局时钟树之上；

验证单元，用于使用所述全局时钟树对所述芯片进行验证。

5.如权利要求4所述的装置，其特征在于，所述生成单元包括获取单元、采集单元、转换单元、运算单元，其中，

所述获取单元，用于获取控制信号；

所述采集单元，用于采集所述预设时钟信号的下降沿；

所述转换单元，用于使用所述采集单元采集得到的所述预设时钟信号的下降沿将所述控制信号转换为锁存信号；

所述运算单元，用于将所述转换单元转换得到的锁存信号与所述预设时钟信号作逻辑与运算，将所述运算结果确定为所述门控时钟信号。

6.如权利要求4所述的装置，其特征在于，所述组建单元还包括第一输入单元、第二输入单元，其中，

所述第一输入单元，用于将所述门控时钟信号输入与之相对应的功能模块的控制使能输入端；

所述第二输入单元，用于将所述预设时钟信号输入所述每个功能模块的时钟信号输入端。

7.一种芯片，其特征在于，所述芯片包括权利要求4至6中任意一项所述的验证装置。