[发明专利]一种芯片测试方法和装置

说明书

本发明提供了一种芯片测试方法和装置，以解决为了测试芯片在芯片上额外增加管脚，造成芯片面积和设计成本增加的问题。所述方法包括：接收到扫描指令后产生扫描模式信号；扫描模式信号令芯片处于扫描测试模式或工作模式；当芯片处于扫描测试模式时，利用扫描模式信号并复用芯片的多个原有工作管脚产生对应的扫描所需信号；利用扫描所需信号进行芯片测试操作。本发明在不增加芯片管脚的基础上，复用芯片的原有工作管脚产生扫描所需信号，对芯片中的所有单元进行测试，满足芯片的DFT要求，从而节省芯片的面积和设计成本。

技术领域

本发明涉及电子技术领域，特别是涉及一种芯片测试方法和装置。

背景技术

为了提高芯片的质量和可靠性，在芯片设计过程中对芯片的数字部分增加了可测试性设计（Design for Testability，DFT）。DFT是将时序电路中的触发器改为带有扫描端的触发器，再额外增加一些控制逻辑，以达到可测试性的目的。通常，DFT需要专门的测试管脚，比如扫描测试模式（SCAN_MODE）、扫描使能（SCAN_EN）、扫描复位（SCAN_RST）、扫描串行输入数据（SCAN_DI）、扫描串行输出数据（SCAN_DO）和扫描串行时钟（SCAN_CLK）等6个管脚组成。

如果为了对芯片进行测试，在芯片上额外增加上述6个管脚，会增加芯片的面积，也会带来很大的芯片设计成本。特别是对于管脚少面积小的芯片来说，增加的设计成本尤为巨大。

发明内容

本发明提供一种芯片测试方法和装置，以解决为了测试芯片在芯片上额外增加管脚，造成芯片面积和设计成本增加的问题。

为了解决上述问题，本发明提供了一种芯片测试方法，包括：

接收到扫描指令后产生扫描模式信号；所述扫描模式信号令所述芯片处于扫描测试模式或工作模式；

当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号；

利用所述扫描所需信号进行芯片测试操作。

优选的，所述扫描模式信号令所述芯片处于扫描测试模式或工作模式，包括：

当所述扫描模式信号为高电平时，所述芯片工作在所述扫描测试模式下，或者通过掉电上电操作而产生的低电平的扫描模式信号，将所述扫描模式切换到所述工作模式；

当所述扫描模式信号为低电平时，所述芯片工作在所述工作模式下，在所述工作模式下，接收到的高电平扫描模式信号，将所述工作状态切换到所述扫描测试模式。

优选的：当所述芯片由所述工作模式进入所述扫描测试模式时，利用所述原有工作管脚在所述工作模式下产生的工作信号失效；

当所述芯片由所述扫描测试模式进入所述工作模式时，所述扫描所需信号失效。

优选的：所述多个原有工作管脚至少包括多个输入管脚和输出管脚；

当所述芯片上设置有时钟管脚时，所述多个原有工作管脚还包括所述时钟管脚。

优选的，所述当所述芯片处于所述扫描测试模式时，利用所述扫描模式信号并复用所述芯片的多个原有工作管脚产生对应的扫描所需信号，包括：

当所述芯片处于所述扫描测试模式时，接收从所述多个输入管脚输入的多个数据信号，产生多个复用信号；

分别将所述扫描模式信号和所述多个复用信号进行与操作，产生与所述多个输入管脚对应的扫描输入信号；

利用所述扫描输入信号在所述芯片内部得到从所述输出管脚输出的扫描串行输出数据信号；