[发明专利]接触插塞及其制造方法

说明书

技术领域

本发明有关一种积体电路装置制造技术，且特别有关一种接触插塞及其制造方法。

背景技术

沟渠式金氧半场效电晶体(trench metal-oxide-semiconductor field effect transistor,Trench MOSFET)为一常见的半导体功率装置，其具有高耐压能力、低导通电阻、大导通电流等优点。不同于平面式半导体功率装置，在沟渠式金氧半场效电晶体中，需在硅基板内形成一或多个接触插塞，以作为电晶体与外部的电连接。上述的接触插塞制造方法包括在开口内沉积钛层及氮化钛层，其用以防止接触插塞内的导电材料扩散至外部及提供导电材料良好的黏着。之后，实施一快速热处理(rapid thermal process,RTP)，以使钛层与硅基板反应形成钛硅化物，此有助于降低接触插塞的接触电阻。接着，沉积一导电层以填满开口，完成接触插塞的制作。

然而，在上述接触插塞制造方法中，在实施快速热处理时，因开口侧壁与底部形成钛硅化物的速率不一，开口底部角落的氮化钛层因而受到来自下方钛层的应力挤压，造成氮化钛层破裂而在开口底部角落形成裂缝。接触插塞内的导电材料因此可穿过氮化钛层的裂缝扩散至外部，而形成电晶体的漏电路径，导致电晶体漏电流增加。此外，若接触插塞制造方法中有使用到含氟的气源(例如六氟化钛(WF6))，当中的氟离子可穿过氮化钛层的裂缝与硅基板反应，而造成接触插塞角落处硅材质的损耗(Siloss)。

因此，业界亟需新颖的接触插塞制造方法，以期能解决或减轻上述问题。

发明内容

本发明解决的技术问题是提供一种接触插塞及其制造方法，避免造成氮化钛层破裂而在开口底部角落形成裂缝，而使接触插塞内的导电材料穿过氮化钛层的裂缝扩散至外部，形成电晶体的漏电路径，导致电晶体漏电流增加的情况出现。

本发明的技术解决方案是：

本发明的实施例揭示一种接触插塞的制造方法，包括：提供一硅基板，其具有至少一开口；通过该开口，于该开口底部的该硅基板内形成一掺杂区；于开口内顺应性形成一钛层；于开口内的钛层上顺应性形成一第一阻障层；对钛层及第一阻障层实施一快速热处理；以及在实施快速热处理之后，于开口内的第一阻障层上顺应性形成一第二阻障层，该第二阻障层延伸进入位于该开口底部角落的该第一阻障层内。

本发明的另一实施例揭示一种接触插塞，包括：一硅基板，其具有至少一开口及具有一掺杂区位于该开口底部的该硅基板内；一钛层，顺应性形成于开口内；一第一阻障层，顺应性形成于开口内的钛层上；以及一第二阻障层，顺应性形成于开口内的第一阻障层上及延伸进入位于该开口底部角落的该第一阻障层内。

由以上说明得知，本发明确实具有如下的优点：

本发明的接触插塞及其制造方法，使得第一阻障层在快速热处理期间所产生的裂缝可藉由后续形成的第二阻障层进行填补，此可避免硅基板内的积体电路装置在接触插塞底部角落处形成漏电路径，故其漏电流可大幅降低。此外，本实施例的接触插塞可避免当接触插塞在制造过程中使用到含氟气源时，氟离子穿过阻障层裂缝，造成接触插塞底部角落硅基材损耗的情况。

附图说明

图1A至1E为根据本发明一实施例的接触插塞制造方法剖面示意图。

主要元件标号说明：

10 硅基板

12 开口

14 钛层

16 第一阻障层

18 快速热处理

20 第二阻障层

22 金属层

具体实施方式

以下说明本发明实施例的接触插塞制造方法及接触插塞的结构。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。在图式中，实施例的形状或是厚度可扩大或简化，以求清楚表示。再者，附图中未绘示或描述的部件，为所属技术领域中具有通常知识者所公知的形式。

图1E为根据本发明实施例的接触插塞剖面示意图。请参照图1E，在本实施例中，接触插塞包括具有至少一开口12的一硅基板10、一钛层14、一第一阻障层16及一第二阻障层20。其中钛层14顺应性形成于开口12内，第一阻障层16顺应性形成于开口12内的钛层14上，且第二阻障层顺应性形成于开口12内的第一阻障层16上。在一实施例中，金属层22形成于第二阻障层20上，以填满开口12。