[发明专利]测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法

说明书

技术领域

本发明涉及一种监测刻蚀量的方法，尤其涉及一种测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法。

背景技术

目前，在半导体器件的制作过程中，接触孔（Contact hole，简称CT）作为器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要的作用。通常在刻蚀接触孔的工艺中，会存在过刻蚀的不良情况发生，如此，在进行完后续在接触孔中填充金属之后，接触孔的电阻（Resistance，简称Rc）变小，从而会影响半导体器件的良率。

现有技术中，为了确保半导体器件的质量，就需要对接触孔进行电性测试，通常在接触孔中填充完第一金属层后，利用测试设备在晶圆上预先设置的测试键区域进行Rc的测量，然而，现有技术中的测试键中通常只设置有两个CT，并不能很好的监控接触孔的刻蚀量，当稍微过刻蚀一点时，Rc的值并不会有很大的变化，进而被认为在正常数值范围内，当这张晶圆在进行完后续的工艺，进行晶圆允收测试（Wafer Acceptance Test，简称WAT）后，发现电学性能较差时，生产线上已经进行了很多晶圆，且进行分析时，只能通过切片的方式进行观察，破坏了晶圆的同时，还只能得到一个点的数据，并且对后续的晶圆的良率产生了很大的影响，从而降低了半导体器件的良率，降低了生产效率，增加了制造成本。

中国专利（公开号：CN102339816A）公开了一种晶圆测试键结构及晶圆测试方法，该晶圆测试键结构包括多个测试键，所述多个测试键排成一行，并且所述多个测试键在排列方向上具有不均匀的宽度。所述多个测试键被分为第一组和第二组，所述第一组的测试键与所述第二组的测试键间隔布置，并且所述第一组的测试键在排列方向上的宽度相同，并且所述第二组的测试键在排列方向上的宽度相同。

该发明的测试键结构能够进行晶圆可接受性测试以及晶圆射频测试，且当把可接受性测试结果和射频测试结果直接做关联的时候，不会产生误差，保障了模型的精确度和分析结果。但是该发明的测试键结构为晶圆可接受性测试的测试键，且未能克服现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也未能克服当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，从而进一步的增加了制造成本，且降低了生产效率。

中国专利（公开号：CN101226934A）公开了一种制备DRAM结构中测试键结构的方法及相应结构，该方法包括提供半导体衬底，在半导体衬底上形成多个集成电路芯片结构，并且同时在形成多个集成电路芯片结构器件使用一个或多个相似工艺，在形成于第一组集成电路芯片结构和第二组集成电路芯片结构之间的位置线上形成多个MOS器件。该方法包括形成第一接触结构和第二接触结构。第一接触结构耦合到多个MOS器件中的第一MOS器件，而第二接触结构耦合到多个MOS器件中的第NMOS器件，其中N是大于1的整数。

该发明通过形成测试结构以及使用与阵列相同的工艺，有效并获得了改善后的结果，即测试结构提供了与阵列结构相似或者相同的电阻值，从而提供了更好的测试测量。但是该发明仍然未能克服现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也未能克服当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，从而进一步的增加了制造成本，且降低了生产效率。

发明内容

针对上述存在的问题，本发明提供一种测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法，以克服现有技术中由于未能精确监控接触孔的刻蚀量，而导致的半导体器件良率降低的问题，也克服了当发现电学性能差，只能采用切片的方式以至破坏晶圆来分析观察的问题，从而降低了制造成本，且提高了生产效率。

为了实现上述目的，本发明采取的技术方案为：

一种测试键结构，应用于监测接触孔刻蚀量的量测工艺中，其中，所述测试键结构包括第一测试键结构和第二测试键结构；

所述第一测试键结构和所述第二测试键结构中均设置有至少一个接触孔区域；

其中，位于所述第二测试键结构中所有接触孔区域的面积之和大于位于所述第一测试键结构中所有接触孔区域的面积之和。

上述的测试键结构，其中，所述至少一个接触孔区域中的每个所述接触孔区域的面积及其形状均相同。

上述的测试键结构，其中，设置在所述第一测试键结构中的接触孔区域为第一接触孔区域，设置在所述第二测试键结构中的接触孔区域为第二接触孔区域。

上述的测试键结构，其中，所述第一测试键结构中设置有两个所述第一接触孔区域。