[发明专利]多栅鳍式场效应管的制备方法

说明书

技术领域

本发明实施例涉及半导体技术，尤其涉及一种多栅鳍式场效应管的制备方法。

背景技术

随着集成电路（Integrated Circuit，简称IC）的广泛应用和快速发展，鳍式场效应管（Fin Field-Effect Transistor，简称FinFET）作为一种新兴场效应管（Field Effect Transistor，简称FET），由于其具有器件小、栅控能力强和功耗低等特点，且与现有的硅工艺相兼容的优势，被广泛应用到各类IC中。

FinFET的制备方法的好坏直接影响着FinFET的器件性能，现有技术制备FinFET的方法是在衬底上形成鳍条后，在衬底上生长栅极材料，再采用如光刻等构图工艺刻蚀栅极材料形成栅极图案，完成栅极的制备。但该方法所采用的构图工艺由于受到构图工艺精度的限制，导致栅极很难与鳍条沿长度方向的中心位置对齐，从而使漏极和源极之间的串联电阻不平衡，造成漏极电流不稳定，严重影响FinFET器件的稳定性。

发明内容

本发明实施例提供一种多栅鳍式场效应管的制备方法，以实现漏极和源极之间的串联电阻平衡，使漏极电流稳定，保证FinFET的器件性能。

第一方面，本发明实施例提供一种多栅鳍式场效应管的制备方法，包括：

在衬底上形成沟道层和栅介质层；

在所述衬底上形成非晶硅层，并采用刻蚀工艺刻蚀所述非晶硅层，形成至少一个鳍条；

沿所述至少一个鳍条长度方向从所述衬底的两侧向中间采用外延工艺形成第一保护层，直至在沿所述至少一个鳍条长度方向的中间位置形成沟槽；

在所述衬底上形成栅极层，对所述栅极层进行平坦化处理以露出所述第一保护层，并采用刻蚀工艺刻蚀掉所述第一保护层，以形成栅极；

在所述衬底上形成源漏极。

在第一方面的第一种可能的实现方式中，所述衬底为深度耗尽沟道衬底或全耗尽绝缘衬底上的硅衬底。

在第一方面的第二种可能的实现方式中，在衬底上形成沟道层包括：在所述衬底上采用外延工艺形成第一硅层和第二硅层，作为所述沟道层。

在第一方面的第三种可能的实现方式中，所述衬底的晶向为<100>。

在第一方面的第四种可能的实现方式中，在所述衬底上形成所述非晶硅层，并采用刻蚀工艺刻蚀非晶硅层，形成至少一个鳍条包括：

在所述衬底上采用外延工艺形成第二保护层，采用构图工艺刻蚀所述第二保护层，以形成鳍条图案；

在所述衬底上采用外延工艺形成鳍条边墙层，采用各向异性的刻蚀工艺刻蚀所述鳍条边墙层，且采用刻蚀工艺刻蚀掉所述鳍条图案，以形成鳍条边墙；

在所述衬底上采用外延工艺形成非晶硅层，并采用各向异性刻蚀工艺刻蚀所述非晶硅层；

在所述衬底上采用刻蚀工艺刻蚀掉鳍条边墙，形成偶数个鳍条，或采用刻蚀工艺刻蚀掉鳍条边墙及最外侧的一个鳍条，形成奇数个鳍条。

根据第一方面的第四种可能的实现方式，在第五种可能的实现方式中，

所述鳍条边墙和鳍条满足公式：

D_Spacer=2×W_Fin+W_Spacer；

其中，D_Spacer为相邻所述鳍条边墙的间距，W_Fin为每个所述鳍条的宽度，W_Spacer为所述鳍条边墙的宽度。

在第一方面的第六种可能的实现方式中，所述采用刻蚀工艺刻蚀掉所述第一保护层的刻蚀工艺为选择性刻蚀工艺。

在第一方面的第七种可能的实现方式中，所述沟槽沿所述至少一个鳍条长度方向的宽度为：W=2×H_Fin+W_Fin，其中，W为沟槽沿所述至少一个鳍条长度方向的宽度，H_Fin为所述鳍条的高度，W_Fin为所述鳍条的宽度。

第二方面，本发明实施例提供一种多栅鳍式场效应管的制备方法，包括：

在衬底上形成沟道层和栅介质层；

在所述衬底上形成非晶硅层，并采用刻蚀工艺刻蚀非晶硅层，形成至少一个鳍条；

在所述衬底上形成栅极层，平坦化处理栅极层，并沿鳍条长度方向从所述衬底的两侧向中间采用外延工艺形成第一保护层，直至在沿所述至少一个鳍条长度方向的中间位置形成沟槽；

在所述衬底上形成第三保护层，对所述第三保护层进行平坦化处理以露出所述第一保护层，并采用刻蚀工艺刻蚀掉所述第一保护层；