[发明专利]包括第一和第二半导体元件的半导体器件

说明书

优先权要求

本申请是于2011年12月8日提交的美国专利申请号13/314,637的部分继续申请，通过整体引用将所述申请的内容结合于此。

技术领域

本发明一般地涉及半导体领域，特别地涉及包括第一和第二半导体元件的半导体器件。

背景技术

当高速切换电感负载时或者在静电放电事件期间，要求半导体部件、诸如功率开关或者静电放电器件耗散电感器或者充电的元件中存储的能量。这要求相对于其他半导体元件调整这些半导体部件的接通行为以保证被指定耗散能量的半导体元件吸收相应放电电流并且因而避免不能吸收能量的半导体元件的任何过应力（overstress）而且在将导致器件破坏的模式中避免任何过应力。

因此希望当高速关断电感负载时或者在静电放电事件期间改进半导体器件中的能量耗散。

发明内容

根据一种半导体器件的实施例，该半导体器件包括：第一半导体元件，其包括在第一端子与第二端子之间的第一pn结。该半导体器件还包括：半导体元件，其包括在第三端子与第四端子之间的第二pn结。该半导体器件还包括：半导体本体，其包括单片地集成的第一半导体元件和第二半导体元件。第一和第三端子电耦合到第一器件端子。第二和第四端子电耦合到第二器件端子。第一pn结的击穿电压V_br1的温度系数α₁和第二pn结的击穿电压V_br2的温度系数α₂具有相同代数符号并且在T=300K处满足                                               ，其中V_br2 < V_br1。

本领域技术人员将在阅读以下详细实施方式时并且在查看附图时认识附加特征和优点。

附图说明

包括附图以提供对本发明的进一步理解，并且在本说明书中并入附图而且附图构成说明书的部分。附图图示本发明的实施例并且与描述一起服务于说明本发明的原理。本发明的其他实施例和本发明的许多预计优点将在它们参照以下详细描述而变得被更好理解时容易得到认识。附图的元素不一定是相对于彼此成比例。相同标号表示对应相似部分。各种所示实施例的特征除非它们相互排斥则可以被组合。

在附图中描绘并且在以下描述中详述实施例。

图1A是包括第一半导体元件和第二半导体元件的半导体器件的一个实施例的等效电路的示意图示。

图1B是图1A中所示半导体器件的示意横截面视图的一个实施例。

图2图示了半导体器件的一个实施例的示意横截面视图，该半导体器件包括沟槽n型场效应晶体管（NFET）的单元阵列和沟槽感测单元。

图3是半导体器件的横截面视图的一个实施例的示意图示，该半导体器件包括沟槽NFET的单元阵列和沟槽感测单元，沟槽NFET和沟槽感测单元的沟槽具有不同深度。

图4是超结（super junction）器件的横截面视图的一个实施例的示意图示，该超结器件包括超结场效应晶体管的单元阵列和超结感测单元。

图5是半导体器件的电路图的一个实施例的示意图示，该半导体器件包括触发NFET的第一二极管和被配置成耐受静电放电电流的第二二极管。

图6是图5中所示半导体器件的一部分的示意横截面视图的一个实施例。

图7是图示了图6中所示器件沿着线AA’和BB’的横向p型杂质分布图的实施例的示意图。

图8图示了图2中所示半导体器件的示意横截面视图，该半导体器件包括在沟槽感测单元和沟槽NFET的栅极电极之间电耦合的至少一个居间元件。

图9图示了图5中所示半导体器件的电路图的示意图，该半导体器件包括在NFET的漏极与栅极之间电耦合的居间元件。

图10A至10C图示了限流居间元件的示例。

图11A至11F图示了整流居间元件的示例。

图12A和12B图示了切换居间元件的示例。

图13图示了在图5中所示NFET的栅极与漏极之间电耦合的电路元件的一个实施例。

具体实施方式