[发明专利]多层电路板及其制作方法有效
申请号: | 201210493977.2 | 申请日: | 2012-11-28 |
公开(公告)号: | CN103857209A | 公开(公告)日: | 2014-06-11 |
发明(设计)人: | 许诗滨 | 申请(专利权)人: | 宏启胜精密电子(秦皇岛)有限公司;臻鼎科技股份有限公司 |
主分类号: | H05K3/46 | 分类号: | H05K3/46;H05K1/02 |
代理公司: | 深圳市鼎言知识产权代理有限公司 44311 | 代理人: | 哈达 |
地址: | 066000 河北省*** | 国省代码: | 河北;13 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多层 电路板 及其 制作方法 | ||
技术领域
本发明涉及电路板技术,特别涉及包括高密度区和低密度区的多层电路板及其制作方法。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛的应用。关于电路板的应用请参见文献Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880,IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 1418-1425。
现有的高密度多层电路板中,导电线路的细线路高密度区往往集中于电路板的局部区域,有的甚至仅集中于电路板的较小的区域范围。传统的高密度多层电路板的制作方法多为对整片电路板进行加工制作,高密度区的导电线路的制作良率相对于低密度区较低,当高密度区的导电线路不良时,会导致整片电路板的不良,如此则导致电路板的制作良率较低;另外,利用高密度线路制作技术来制作低密度线路区域也会造成制造成本的增加。
发明内容
有鉴于此,有必要提供一种制作良率高且成本较低的多层电路板及其制作方法。
一种多层电路板的制作方法,包括步骤:提供多层基板,该多层基板包括基底层、设置于该基底层一侧的第一导电线路层及依次设置于该第一导电线路层上并交替排列的多层第一绝缘材料层及第三导电线路层;在该多层第一绝缘材料层和第三导电线路层内形成第一收容槽,使部分该第一导电线路层露出于该第一收容槽,构成多个第一电性接触垫;提供第一高密度线路基板,该第一高密度线路基板包括交替设置的多层第一高密度线路层及第三绝缘材料层,该第一高密度线路基板的一侧最外层的第一高密度线路层包括与该多个第一电性接触垫相对应的多个第三电性接触垫,该第一高密度线路层的线路密度大于该第一导电线路层的线路密度;及将该第一高密度线路基板设置于该多层基板的第一收容槽内,并使该多个第三电性接触垫分别与对应的第一电性接触垫电性连接,从而形成多层电路板。
一种多层电路板,包括多层基板及第一高密度线路基板。该多层基板包括基底层、设置于该基底层一侧的第一导电线路层及依次设置于该第一导电线路层上并交替排列的多层第一绝缘材料层及第三导电线路层,在该多层第一绝缘材料层和第三导电线路层内具有第一收容槽,部分该第一导电线路层露出于该第一收容槽,构成多个第一电性接触垫。该第一高密度线路基板包括交替设置的多层第一高密度线路层及第三绝缘材料层,该第一高密度线路层的线路密度大于该第一导电线路层的线路密度,该第一高密度线路基板的一侧最外层的第一高密度线路层包括与该多个第一电性接触垫相对应的多个第三电性接触垫,该第一高密度线路基板设置于该第一收容槽内,且该多个第三电性接触垫分别与对应的第一电性接触垫电性连接。
相对于现有技术,本实施例的多层电路板的制作方法中,由于将电路板的高密度线路区域制作成独立于多层基板外的高密度线路基板,然后再组装于该多层基板,当高密度线路基板线路不良时,只需丢弃不良的高密度线路基板,而无需将整个多层电路板丢弃,从而使多层电路板的制作良率增加,制作成本减少。
附图说明
图1是本发明实施例所提供的线路板的剖面示意图。
图2是在图1的线路板的相对两侧分别形成多层导电线路层和多层绝缘材料层后形成的多层基板的剖面示意图。
图3是在图2的多层基板相对两侧分别形成收容槽后剖面示意图。
图4是本发明实施例所提供的第一高密度线路基板的剖面示意图。
图5是将多个图4所示的第一高密度线路基板组装于一卷带后的平面示意图。
图6是本发明实施例所提供的第二高密度线路基板的剖面示意图。
图7是将多个图6所示的第二高密度线路基板组装于一卷带后的平面示意图。
图8是在图3的多层基板的两个收容槽内分别设置导电粘合剂后的剖面示意图。
图9是将图4和图6的第一和第二高密度线路基板分别设置于图8中的多层基板的两个收容槽内后的剖面示意图。
图10是在图3的多层基板的两个收容槽内分别设置各向异性导电膜后的剖面示意图。
图11是在图3的多层基板的两个收容槽内分别设置导电焊接剂后的剖面示意图。
主要元件符号说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宏启胜精密电子(秦皇岛)有限公司;臻鼎科技股份有限公司,未经宏启胜精密电子(秦皇岛)有限公司;臻鼎科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210493977.2/2.html,转载请声明来源钻瓜专利网。