[发明专利]分组传送网络中的系统频率同步装置及方法

权利要求书

1.一种分组传送网络中的系统频率同步装置，包括微机处理器、FPGA处理模块、时钟综合电路、分组传送网业务盘，其特征在于：还包括外时钟输入电路、锁相环电路、同步状态字节提取模块、同步状态字节产生模块、时钟分配电路、HDB3编码模块和外时钟输出电路，其中，微机处理器分别与FPGA处理模块、时钟综合电路、同步状态字节产生模块相连，FPGA处理模块还分别与同步状态字节提取模块、锁相环电路、外时钟输入电路、分组传送网业务盘、时钟综合电路相连，锁相环电路还分别与外时钟输入电路、同步状态字节提取模块相连，同步状态字节产生模块分别与同步状态字节提取模块、HDB3编码模块相连，时钟综合电路还分别与时钟分配电路、HDB3编码模块、外时钟输出电路相连，HDB3编码模块还与外时钟输出电路相连，

外时钟输入电路用于进行外时钟信号的输入信号的电平阻抗匹配处理，输出HDB3/Hz信号给锁相环电路和FPGA处理模块；

锁相环电路具有鉴相功能，通过鉴相、HDB3编解码处理和时钟质量等级的处理，从外时钟输入电路输出的HDB3/Hz信号中提取HDB3时钟；

同步状态字节提取模块用于从锁相环电路输出的信号中提取同步状态字节，送入到FPGA处理模块；

FPGA处理模块进行HDB3/Hz的编码及解码，使用计数器分频或者锁相环分频，将线路参考源分频为时钟综合电路所需要的输入参考源；

时钟综合电路以FPGA处理模块输入的参考源频率为基准，输出满足以太网要求的频率；

微机处理器的CPU产生同步状态字节，对同步状态字节进行封装及解封装；对提取的同步状态字节进行处理，同时进行收发SSM信号的控制，并对FPGA处理模块及时钟综合电路进行访问控制和读写操作；

同步状态字节产生模块用于结合微机处理器产生同步状态字节；

分组传送网业务盘用于接入并处理GE信号、FE信号，并锁定系统内的2M信号，输出2M恢复时钟；

时钟分配电路用于对时钟综合电路输出的时钟信号进行分配；

HDB3编码模块用于对同步状态字节产生模块、时钟综合电路输出的信号进行HDB3编码，并将经过HDB3编码的信号送入外时钟输出电路；

外时钟输出电路输出HDB3/Hz信号，向外提供2048kHz/2048kbit/s三级时钟源，用于连接外部大楼综合定时供给系统或者分组传送网其他设备的带外传送。

2.如权利要求1所述的分组传送网络中的系统频率同步装置，其特征在于：所述锁相环电路由压控振荡器、低通滤波器、鉴相器两两相连构成，鉴相器还分别与外时钟输入电路、同步状态字节提取模块、FPGA处理模块相连，鉴相器的两个输入信号间留有一定的相位差，鉴相器用于鉴别输入信号与输出信号之间的相位差，提供维持锁定的直流控制电压，并输出误差电压；低通滤波器滤除误差电压中的噪声和干扰成分，形成压控振荡器的控制电压；压控振荡器的输出振荡频率被控制电压拉向环路输入信号频率，当二者相等时，环路被锁定。

3.如权利要求2所述的分组传送网络中的系统频率同步装置，其特征在于：所述分组传送网业务盘包括分别与FPGA处理模块相连的第一线路盘、第二线路盘、第一支路盘、第二支路盘、CES仿真盘，第一线路盘和第二线路盘均用于接入并处理GE信号；第一支路盘和第二支路盘均用于接入并处理FE信号；CES仿真盘支持32路2M业务，用于锁定系统内的2M信号，输出2M恢复时钟，在分组传送网络上实现TDM电路交换数据的业务透传。

4.如权利要求3所述的分组传送网络中的系统频率同步装置，其特征在于：所述第一线路盘包括GE业务的n1个端口，提供GE业务接入，第二线路盘包括GE业务的n2个端口，提供GE业务接入，n1、n2均为1~8之间的正整数；第一支路盘包括FE业务的m1个端口，提供FE业务接入，第二支路盘包括FE业务的m2个端口，提供FE业务接入，m1、m2均为1~4之间的正整数。