[发明专利]测试装置及测试方法

说明书

技术领域

本发明涉及测试装置及测试方法。

背景技术

DRAM及SRAM等半导体存储器的测试装置，是对被测试存储器写入数据，然后从被测试存储器读出已经写入的数据。并且，测试装置通过将所读出的数据和期望值进行比较来检测出被测试存储器的不良单元。

发明内容

发明要解决的问题

高速化及大容量化带来了功率消耗增大的问题。因此，近几年来，出现了具有切换是否进行比特反转后输入地址这种功能的半导体存储器。对于访问这样的半导体存储器的控制器，能为半导体存储器供给地址，以使地址的比特变化量变少。由此，这样的半导体存储器，能降低伴随地址的处理而产生的功率消耗。

但是，测试装置，通过执行预先制作的测试程序，对针对被测试存储器而预先确定的地址，写数据或读出数据。从而，在测试这样的半导体存储器时，必须预先考虑是否使地址比特反转来编制测试程序。由于这个缘故，用于测试这样的半导体存储器的测试程序的编制变得繁杂。

解决问题的手段

在本发明的第1方式中，提供测试装置及测试方法，测试装置包括：地址发生部，发生被测试存储器的地址；选择部，选择是否将被所述地址发生部发生的所述地址进行比特反转后，供给至所述被测试存储器；反转处理部，其在所述选择部选择了将所述地址进行比特反转时，将由所述地址发生部发生的所述地址比特反转并输出，在所述选择部选择了不将所述地址比特反转时，将被所述地址发生部发生的所述地址不进行比特反转地输出；供给部，向所述被测试存储器提供所述反转处理部输出的被反转控制后的所述地址，以及表示所述反转处理部输出的所述地址是否是比特反转后的地址的反转周期信号。

另外，上述的发明概要，并非列举了本发明的必要特征的全部。同时，这些特征群的次级组合，也能成为发明。

附图说明

【图1】示出了被测试存储器200和本实施方式涉及的测试装置10的构成。

【图2】示出了本实施方式涉及的图案发生部20的构成。

【图3】示出了本实施方式涉及的反转控制部42的构成的第1例。

【图4】示出了本实施方式涉及的反转控制部42的构成的第2例。

【图5】示出了被测试存储器200的动作时钟、时钟信号、指令、地址及选择信号的一个例子。

【图6】表示本实施方式涉及的测试装置10中的各信号的时序图的一个例子。

【图7】表示本实施方式涉及的反转控制部42的构成的第3例。

具体实施方式

下面通过发明的实施方式说明本发明，但以下实施方式并非限定权利要求涉及的发明。同时，在实施方式中说明的特征的组合并非全部都是发明的解决手段所必须的。

图1表示被测试存储器200与本实施方式涉及的测试装置10的构成。

通过DDR（Double Data Rate）接口外部控制器访问被测试存储器200。DDR接口并行转送表示多条数据信号DQ和表示采样数据信号DQ的时序的时钟信号DQS。

在被测试存储器200和外部控制器之间，并行传输多条数据信号和数据信号的2倍速率的时钟信号。被测试存储器200，是采用了这样的DDR接口的存储器，比如是GDDR5（Graphics Double Data Rate 5）存储器。

被测试存储器200通过数据转送用的DDR接口从外部控制器输入写数据。同时，被测试存储器200通过数据转送用的DDR接口向外部控制器输出读出数据。

同时，被测试存储器200通过地址转送用的DDR接口从外部控制器输入地址。被测试存储器200对被所输入的地址表示的存储区域进行数据写入及读出。

被测试存储器200从外部控制器输入指令。被测试存储器200根据所输入的指令指示的内容，执行数据写入，数据读出及空操作（NOP）等各种处理。

并且，被测试存储器200从外部控制器输入反转周期信号。反转周期信号与被外部控制器向被测试存储器200转送的地址一起，从外部控制器向被测试存储器200转送。反转周期信号表示同步被转送的地址是被比特反转还是没有被比特反转。

比如，反转周期信号如果是H逻辑，表示同步被转送的地址被比特反转。同时，比如，反转周期信号如果是L逻辑，表示同步被转送的地址没被比特反转。