[发明专利]鳍型反熔丝结构及其制造方法

说明书

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种鳍型反熔丝结构及其制造方法。

背景技术

反熔丝（antifuse）结构是相对于传统的熔丝（fuse）结构而言的，在现有的集成电路器件中至关重要。反熔丝的最基本要素是利用特殊电介质将两个电极分开。在一般情况下，这种电介质可以表现出兆欧级的阻抗，不导电，可以有效地隔离电极。不过，在施加一个合适的编程电压和电流后，电介质会变成导体，形成一个连接电极的传导通道（阻抗小于1千欧），将两个电极导通，形成电连接。利用反熔丝的导通与否，可以实现选择性地将集成电路的部分连接在一起，从而可以将先前未连接的器件使用到集成电路中；还可以利用反熔丝的导通与否实现信息存储，反熔丝作为一种新型的存储结构，与传统CMOS结构存储器相比，它可以提供一种高电路密度、低功耗、非易失性编程和高可靠性、高寿命的组合；反熔丝还可以提供用于进行逻辑操作的不同的电阻值。

如图1所示，现有技术中一种典型的反熔丝结构包括：衬底100；形成于衬底100上的栅介质104及其上方的栅电极105；和形成在由栅电极105侧壁暴露的衬底100一部分的源区102、漏区103。栅介质104将栅电极105与衬底100隔离，在合适的编程电压和电流后，栅介质104被击穿，将栅电极105与其下方的衬底100导通。然而，随着集成电路更高密度更小尺寸的发展，要求反熔丝具有低工艺成本和较高的密度。

发明内容

本发明的目的在于提供一种鳍型反熔丝结构及其制造方法，可以满足对高密度、多电阻、低工艺成本的反熔丝结构的需求。

为了解决上述问题，本发明提供一种鳍型反熔丝结构，包括：

衬底；

平行排列于所述衬底上且垂直于所述衬底的多个鳍片；

位于所述衬底中且用于隔离各个鳍片的隔离结构；以及

沿所述鳍片排列方向围绕各个鳍片的栅介质以及围绕栅介质的栅电极，所述栅介质在所述鳍片排列区域内相互孤立。

进一步的，所述各个鳍片完全孤立；所述栅电极具有在鳍片排列区域相互孤立的部分，以及按相间的鳍片上栅电极同侧延伸方式由相间的鳍片上向鳍片排列区域外的一侧延伸的汇总部分，且两个汇总部分别为鳍型反熔丝结构两个端部。

进一步的，相邻的鳍片的栅电极侧壁之间还填充有电介质。

进一步的，相邻的鳍片的导电类型相反，且各个鳍片具有在鳍片排列区域相互孤立的部分以及按相间的鳍片同侧延伸方式向鳍片排列区域外的一侧延伸的汇总部分，相间的鳍片分别向鳍片排列区域外的一侧延伸汇总部分汇总成两个位于鳍片排列区域两侧的所述鳍型反熔丝结构两个端部；且刻蚀形成的各个栅电极位于鳍片排列区域且完全相互孤立。

进一步的，所述各个鳍片具有在鳍片排列区域相互孤立的部分以及向鳍片排列区域外的两侧延伸的汇总部分，所有鳍片向鳍片排列区域外的两侧延伸的汇总部分汇总成位于鳍片排列区域两侧的所述鳍型反熔丝结构的第一端部；所述栅电极位于鳍片排列区域内并整体覆盖并围绕所有鳍片的栅介质上，且为所述鳍型反熔丝结构的第二端部。

进一步的，围绕每个鳍片上的栅介质厚度不同。

进一步的，鳍片的排列密度不均匀。

本发明还提供一种鳍型反熔丝结构的制造方法，包括以下步骤：

提供衬底，并形成平行排列于所述衬底上且垂直于所述衬底的多个鳍片；

在所述衬底中形成用于隔离各个鳍片底部的隔离结构；

在所述衬底、隔离结构及鳍片表面沉积栅介质层并刻蚀，形成沿鳍片排列方向围绕各个鳍片的栅介质，且所述栅介质在鳍片排列区域内相互孤立；

在所述衬底、隔离结构及栅介质表面沉积导电层并刻蚀形成围绕所述栅介质上的栅电极。

进一步的，在衬底上形成的各个鳍片完全孤立，且刻蚀形成的栅电极具有在鳍片排列区域相互孤立的部分，以及由相间的鳍片上向鳍片排列区域外的一侧延伸的汇总部分，且两个汇总部分别为鳍型反熔丝结构两个端部。

进一步的，相邻的鳍片的栅电极侧壁之间还填充有电介质。

进一步的，相邻的鳍片的导电类型相反，且各个鳍片具有在鳍片排列区域相互孤立的部分以及按相间的鳍片同侧延伸方式向鳍片排列区域外的一侧延伸的汇总部分，相间的鳍片分别向鳍片排列区域外的一侧延伸汇总部分汇总成两个位于鳍片排列区域两侧的所述鳍型反熔丝结构两个端部；且刻蚀形成的各个栅电极位于鳍片排列区域且完全相互孤立。