[发明专利]非易失性存储器和根据被选字线控制虚设字线电压的方法

说明书

本申请要求于2011年6月3日递交到韩国知识产权局的第10-2011-0054190号韩国专利申请的优先权，该韩国专利申请的主题通过引用被包含于此。

技术领域

本发明构思涉及一种非易失性存储器装置、非易失性存储器单元阵列、包括非易失性存储器装置的系统和操作该系统的方法。更具体地说，本发明构思涉及非易失性存储器和包括一条或多条虚设字线的非易失性存储器单元阵列，以及操作非易失性存储器单元阵列的方法，以及包括这样的非易失性存储器装置的系统。

背景技术

非易失性存储器已经变成数字系统和消费电子品中的支柱性组件。术语“非易失性存储器”包括在没有施加电源的情况下能够保持存储数据的广义上的数据存储装置。存在不同种类的非易失性存储器。一种类型是电可擦除可编程只读存储器(EEPROM)。所谓的“闪速存储器”是一种特殊类型的EEPROM并已经成为非易失性存储器的一种特别重要的形式。同时期的闪速存储器包括通过访问逻辑的相应布置来区分的NOR闪速存储器和NAND闪速存储器。

NAND闪速存储器可被配置为提供一种具有非常高的集成密度的非易失性存储器单元阵列。在与NAND闪速存储器相关的其他特征中，能够通过按“串结构”布置NAND闪速存储器单元来实现这种高集成密度。NAND串实质上是串联连接的多个NAND闪速存储器单元。通常，NAND闪速存储器单元串设置在连接到串选择线的串选择晶体管与连接到接地选择线的接地选择晶体管之间。

NAND闪速存储器拥有各种非易失性存储器和易失性存储器的许多性能和实施优点。然而，NAND闪速存储器不是没有其自己的设计考虑。例如，在某些编程禁止功能期间，由于在升压沟道上的高电压与接地选择线或者串选择线的栅极上的低电压之间的差，在与串选择线和接地选择线相邻的存储器单元中容易出现栅致漏极泄露(GIDL)。GIDL电流通常随着存储器单元的沟道与接地选择线或者串选择线的栅极之间的电压差增加而增加。GIDL电流使与串选择线和接地选择线相邻的存储器单元中的热载流子注入(HCI)干扰的可能性增加。这样的干扰导致减小的读取裕度并且会使非易失性存储器装置的整体操作特性劣化。

发明内容

本发明构思的特定实施例提供包括闪速存储器装置的非易失性存储器装置、包括2D和3D闪速存储器单元阵列的2D和3D存储器单元阵列、控制非易失性存储器装置和存储器单元阵列的操作的相关方法以及包含非易失性存储器装置的系统。实施例灵活地调整施加到包括一条或多条虚设字线的2D和3D存储器单元阵列的控制电压。特定的布置关系(例如，在多条字线内的虚设字线的布置关系、或者多条字线内虚设字线与被选字线之间的布置关系)可用来确定特定控制电压(例如，读取电压、编程电压、擦除电压、虚设字线电压、主字线电压、位线电压)施加到存储器单元阵列的特征(例如，电平、波形、时序)。结果，所构成的存储器单元中引发的干扰可显著减小。结果，在所构成的存储器单元中引入的干扰可显著减小。因此，由于干扰引起的读取裕度的减小可被抑制，此外，可改善非易失性存储器装置的操作特性。

一个实施例涉及一种非易失性存储器装置，包括：非易失性存储器单元的阵列，与包括虚设字线的字线相关联地布置；访问电路，在操作期间响应于接收的地址在字线中选择字线，将被选字线电压施加到被选字线、将未被选字线电压施加到字线中的未被选择的字线，并将虚设字线电压施加到虚设字线，其中，当被选字线不与虚设字线相邻时，虚设字线电压是第一虚设字线电压，当被选字线与虚设字线相邻时，虚设字线电压是与第一虚设字线电压不同的第二虚设字线电压。

另一实施例涉及一种非易失性存储器装置，包括：垂直存储器单元阵列，包括多个非易失性存储器单元和字线，所述多个非易失性存储器单元布置在沿第一方向堆叠的多个存储器单元阵列层中，所述字线沿与所述多个存储器单元阵列层交叉的第二方向延伸并包括虚设字线；访问电路，在操作期间响应于接收的地址在字线中选择字线，将被选字线电压施加到被选字线、将未被选字线电压施加到字线中的未被选择的字线，并将虚设字线电压施加到虚设字线，其中，当被选字线不与虚设字线相邻时，虚设字线电压是第一虚设字线电压，当被选字线与虚设字线相邻时，虚设字线电压是第二虚设字线电压。