[发明专利]一种制造复合背势垒氮化镓异质结场效应管的方法有效
申请号: | 201210178258.1 | 申请日: | 2012-06-01 |
公开(公告)号: | CN102737991A | 公开(公告)日: | 2012-10-17 |
发明(设计)人: | 薛舫时 | 申请(专利权)人: | 中国电子科技集团公司第五十五研究所 |
主分类号: | H01L21/335 | 分类号: | H01L21/335 |
代理公司: | 南京君陶专利商标代理有限公司 32215 | 代理人: | 沈根水 |
地址: | 210016 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 制造 复合 背势垒 氮化 镓异质结 场效应 方法 | ||
技术领域
本发明涉及的是一种制造复合背势垒氮化镓异质结场效应管的方法,具体地说是用能带剪裁方法制造出由AlGaN/GaN锯齿背势垒和镶嵌在掺杂背势垒中的AlGaN插入层构成的复合背势垒,来强化氮化镓异质结沟道阱的量子限制,消除缓冲层陷阱,抑制电流崩塌,用以制造高效、大功率氮化镓异质结场效应晶体管的方法。属于半导体器件技术领域。
背景技术
氮化物异质结界面上的大能带带阶和强极化电荷产生高密度的二维电子气,氮化物的宽禁带又显著提高了异质结的击穿电压,使制成的异质结场效应管能在高压大电流状态下工作,显著提高了场效应管的效率和输出功率。但是,这种极化电荷也给器件研制带来一些负面影响。在沟道阱背面再加一层势垒层来强化沟道阱的量子限制时,增加的正极化电荷又会产生第二个沟道阱而破坏场效应管的射频工作。因此,目前多数GaN异质结场效应管都是不设背势垒的单异质结晶体管。这种单异质结器件射频工作时沟道阱中的二维电子常常会溢出到缓冲层中,降低外电路中的射频电流,引起电流崩塌。当漏电压很高时,缓冲层中的大量电子还引起源-漏电极间的穿通,显著降低击穿电压。因此,研究适当的背势垒来构筑双异质结晶体管,强化沟道阱的量子限制,抑制沟道阱电子溢出到缓冲层就成为当前器件研究中的一个关键课题。
为了用AlGaN背势垒制作双异质结场效应管,只能把整个缓冲层都换成AlGaN层来消除背势垒后面的正极化电荷。这样不仅降低了沟道阱中的电子气密度,而且AlGaN势垒层中的声子合金散射显著降低热导,减少了器件电流和输出功率。目前,国外研究的只是低Al组份比的背势垒。这种背势垒比较弱,仍然难以抑制电流崩塌。
为了避免AlGaN背势垒中的极化电荷难题,国外还研究一种InGaN背势垒。InGaN/GaN异质界面上产生负极化电荷,提高电子能带,构成有效的背势垒。这种背势垒只要用很薄的InGaN层而不影响场效应管的热导。但是InGaN的禁带很窄,又构成一个InGaN阱,沟道电子容易转移到InGaN层而引起能带畸变。因此,目前使用的InGaN背势垒都很薄,难以提高背势垒强度。另一种方法是在缓冲层中掺入p型杂质,利用杂质负电荷来抬高能带。但是GaN中p型杂质的激活率很低,必须掺入高浓度的杂质。不仅降低了沟道层的晶体质量和电子输运性能,而且掺杂层展布在很宽的范围内,主要抬高了掺杂区的能带,难以直接在沟道层背面建立高背势垒。
为了解决上述难题本专利设计新的多层AlGaN/GaN锯齿势垒来替代单层AlGaN势垒。利用锯齿势垒中的GaN/AlGaN界面上的负极化电荷抵偿AlGaN/GaN界面上的正极化电荷来抬高能带。虽然锯齿势垒中出现许多界面阱,但是优化设计的异质结极化电荷抬高了界面阱的阱位,界面阱中没有电子,不会引起能带畸变。这种新的多层锯齿背势垒不使用厚AlGaN缓冲层,解决了热导难题,是一项重大的技术突破。但是当栅电极加负电压使沟道夹断时,前势垒被抬得很高,沟道电子仍会转移到界面阱中。为此,本专利在锯齿势垒后面再加设掺杂背势垒5,用p型杂质产生的负空间电荷来抬高能带。为了提高掺杂背势垒的效率,在掺杂层中再镶嵌一层AlGaN背势垒4。用GaN/AlGaN异质界面上的负极化电荷来抬高锯齿背势垒能带,又用AlGaN插入层后面的掺杂背势垒3中的负空间电荷来抵偿AlGaN/GaN界面上的正极化电荷,抬高界面阱的阱位。这种镶嵌掺杂背势垒使负电荷更靠近沟道阱,提高了掺杂效率。从而可以减轻掺杂空间电荷,改善沟道层晶体质量和电子输运性能。通过自洽求解薛定谔方程和泊松方程进行优化设计,求得把AlGaN/GaN复合异质结和掺杂背势垒有机组合在一起的新复合背势垒。它吸取了现有背势垒的优点,大大提高了背势垒的强度。
发明内容
本发明提出的是一种制造复合背势垒氮化镓异质结场效应管的方法,其目的旨在利用AlGaN/GaN锯齿背势垒中的负极化电荷来抬高界面阱的阱位,在确保电子不进入界面阱的条件下用沟道层旁的高Al组份比背势垒来强化沟道阱的量子限制,还切断AlGaN层,消除AlGaN缓冲层降低热导的弊病。确保在大射频电压摆动下沟道阱的强量子限制特性,在锯齿势垒后再增加镶嵌AlGaN层的p型掺杂层,利用掺杂层中的负空间电荷和GaN/AlGaN异质界面上的负极化电荷来抬高锯齿势垒的高度,确保电子始终不进入背势垒界面阱和缓冲层。通过自洽求解薛定谔方程和泊松方程,优化设计出在大射频电压摆动下始终保持强量子限制的沟道阱。阻止沟道电子溢出沟道阱进入缓冲层引起电流崩塌。防止沟道电子进入缓冲层,引起源-漏电极穿通而降低击穿电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十五研究所,未经中国电子科技集团公司第五十五研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210178258.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:基于CPCI接口的卫星通信信关站信号解调处理板
- 下一篇:镐臂
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造