[发明专利]检测版图结构及检测方法

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种检测版图结构及检测方法。

背景技术

自从半导体器件问世以来，半导体器件的集成度越来越高，半导体元件的尺寸逐渐地缩小。当半导体器件持续朝向尺寸缩小与密度增加发展时，其中的一个限制在于，在较小的关键尺寸下仍要求形成可靠的集成电路线路。例如，在电子线路的导电内连线层形成之后，对其进行电性连续性的测量，以决定半导体器件的可靠性与集成电路线路的电性连续性。对电性连续性的测量，也被称为晶片验收测试(wafer acceptance testing；WAT)，用以快速测定且修正可能会导致电路缺陷的工艺变因。

半导体器件中，使用金属镶嵌工艺形成有源电路上的集成电路的金属引线，随着器件尺寸不断缩小，层间介电层中金属引线的填充槽的蚀刻深宽比不断增大，金属引线之间的距离不断缩小，产生了多种缺陷问题，其中，常见的一种为金属引线之间不必要的桥接问题(Bridge Issue)。在半导体器件出现质量问题时，通过剥离已制成的器件观察桥接问题，图1～图3显示了现有技术中金属引线桥接问题的图例，其中图1为现有技术中呈头头相对结构的金属引线之间产生的桥接问题，头头相对的金属引线之间形成桥接1，图2和图3为现有技术中呈平行相错结构的金属引线之间产生的桥接问题，平行相错结构的金属引线之间形成桥接2、3，由此可知呈头头相对结构的金属引线以及呈平行交错结构的金属引线之间易产生桥接问题，上述形成的桥接问题会引起半导体器件中电性传导错误，甚至半导体器件短路，对半导体器件的效能产生不良的影响，甚至降低半导体器件的良率。而上述桥接问题往往不能通过现有技术中的晶片验收测试检测查出，因此现有的晶片验收测试方法显然仍存在不便。

现有技术提出一种检测版图结构，图4为现有技术中一种检测版图结构的俯视图，图5为图4所示检测版图结构的剖视图，如图4和图5所示，现有技术检测版图结构10通常设置在晶圆的非芯片结构区域上例如晶圆的切割道上，在与待检测的金属互连层相对应的一层或多层中形成。检测版图结构10包括两层图形11、12和位于两层图形11、12之间用于连通两层图形层的通孔连线13，两层图形11、12相连形成多个互相平行的直线型链，直线型链在检测版图结构的边缘依次首尾连通，并在端部与接触焊盘(Pad)处连通引出，检测版图结构10包括平行相错的图形和头头相对图形，能够通过理论计算获得检测版图结构10的标准阻值范围。所述检测版图结构10的金属引线的尺寸和数量、金属通孔的尺寸和数量均与晶圆上待检测金属互连层上的制程要求相适应，晶圆上分为无数个区块以形成无数相同的芯片结构，所述版图结构10中的金属引线、金属通孔的尺寸和数量均与一芯片结构上方的金属互连层的金属引线和金属通孔的尺寸和数量相当，则通过测定版图结构10的实际阻值，通过实际阻值与标准阻值的比较，当实际阻值超出标准阻值范围，进而判定对应待检测金属互连层不符合工艺要求。然而，由于金属互连线的金属通孔与金属引线具有一定尺寸，故形成的版图结构10中形成平行相错的图形之间的距离B大于0.9μm，检测版图结构头头相对图形之间的结构的距离A大于1.0μm，不能进一步缩小，从而无法与形成待检测的金属互连线中尺寸更小的头头相对结构和平行相错结构相适应的结构，因而使检测结果难以反映待检测的金属互连线中结构真实情况，无法达到检测目的。

发明内容

本发明的目的是提供一种能够检测半导体器件中金属引线桥接问题的检测版图结构及检测方法。

为解决上述问题，本发明提供一种检测版图结构，其特征在于，包括：多个横向图形、多个纵向图形、多个通孔线以及接触焊盘；所述横向图形形成于所述纵向图形所在图形层上的图形层中，所述通孔线形成于所述横向图形和所述纵向图形之间，所述横向图形通过通孔线与纵向图形对应相连，形成多个45度走向的阶梯型链，多个所述阶梯型链在所述检测版图结构的边缘处通过横向图形或纵向图形串联连接，并通过最外围的阶梯型链与接触焊盘的连接引出；其中除位于所述检测版图结构最外围的阶梯型链外，每一阶梯型链具有两个相邻的阶梯型链，其中一相邻的阶梯型链的横向图形与该当前阶梯型链中的对应横向图形形成头头相对结构，另一相邻的阶梯型链的横向图形与当前阶梯型链中的对应横向图形形成平行相错结构。

进一步的，所述检测版图结构与所述晶圆上待检测的金属互连线的金属引线的尺寸和数量、金属通孔的尺寸和数量相同。

进一步的，所述检测版图结构中头头相对结构的数量、所述平行相错的结构数量与所述晶圆上待检测的金属互连线中的头头相对结构的数量、所述平行相错结构的数量相等。