[发明专利]半导体存储装置

说明书

技术领域

本发明涉及一种半导体存储装置，其包含在电可重写的存储器的数据擦除时或数据写入时等需要高电压的存储装置中所使用的高电压调节电路。

背景技术

例如，EEPROM(Electrically Erasable Programmable Read Only Memory，电可擦可编程只读存储器)或快闪存储器在民用设备或工业设备等中广泛用于各种程序存储或数据存储。构成EEPROM或快闪存储器的存储单元是使用通过高电压(例如15V)而产生的隧道电流或热电子，对浮动栅极注入电子或发射浮动栅极的电子。结果，存储单元的临界值发生变化而进行数据的重写(例如参照专利文献1、2)。

图8中表示以往的半导体存储装置的方块图。以往的半导体存储装置包含高电压输入输出电路61、高电压产生电路62、高电压调节电路90、X译码器71、Y译码器70、存储单元阵列72等。存储单元阵列72是多个存储单元呈二维状设置而成。存储单元阵列72上连接着：X译码器71，其输入高位地址线的地址信号并选择存储单元阵列72的字元线；Y译码器70，其输入低位地址线的地址信号，并在与一根字元线相连的存储单元内选择进行读出或重写的固定存储单元；及Y栅极73，其读出所述选择的存储单元的数据并输出至数据线，或者将数据线的数据信号发送至存储单元阵列。

而且，所述半导体存储装置包含：用以产生高电压的高电压产生电路62，其产生用于数据重写的高电压VPP并输出至X译码器71及Y译码器70；及高电压调节电路90，其用以将从高电压产生电路62产生的高电压控制为固定电压。在重写存储单元阵列的数据的情形时，从高电压产生电路62产生擦除/写入所需的高电压，所述高电压经由X译码器71、Y译码器70而施加至存储单元阵列72的各存储单元。

在存储单元的数据的擦除/写入时，存储单元阵列72的存储单元一直仅以固定时间被施加固定电压。通过所述动作，进行存储单元的擦除/写入。然而，如果施加了高至规定电压以上的电压，那么会对存储单元的晶体管施加高电压，而受到损伤。另一方面，如果施加了比规定电压低的电压，那么无法使存储单元的晶体管的临界电压充分地发生变化。

因此，所施加的高电压必须维持为固定电压，从而设置了高电压调节电路90。高电压调节电路90包含FET(Field Effect Transistor，场效应晶体管)63、65、66、67、齐纳二极管64、恒定电流源68、反相器69。齐纳二极管64的耐压选择与用于存储单元的数据重写的高电压相同程度的耐压。

在使高电压调节电路90运作的情形时，EN(enable，使能)信号被输入至FET65的栅极。另一方面，如果来自高电压产生电路62的输出电压VPP发生变动而高于基准值，那么齐纳二极管64导通，在FET63、齐纳二极管64、FET65、FET66中流通电流。于是，对FET67施加偏压，因此FET67变为导通状态而流通电流。由此，缓冲器69的输入侧变为低电平，因此缓冲器69的输出侧变为低电平，高电压产生EN(使能)信号成为低电平，而停止高电压产生电路62的动作。

在停止高电压产生电路62的动作的期间，因为通过齐纳二极管64流通电流，所以引起电压下降，从而高电压VPP的电压值降低。在VPP下降至齐纳二极管64的耐压以下的电压值时，齐纳二极管64中变得不流通电流，从而缓冲器69的输出变为高电平，因此高电压产生电路62再次运作。以所述方式维持为固定的高电压值。

另外，在这种半导体存储装置的晶片阶段的芯片分选测试(die sort test)中，会测定装置内部所使用的高电压产生电路输出等各种电压的电平是否为设计值，且测试能否进行写入或擦除等基本动作。为了能够在晶片状态下进行所述电压测试，通常设置有若干监视用焊垫以连接于外部端子。所述焊垫的其中之一为图8中所图示的测试测定用焊垫。

专利文献1：日本专利特开2007-234776号公报

专利文献2：国际公开第2005/062311号

发明内容

然而，在以往技术的高电压调节电路中，有时齐纳二极管的耐压会产生不均。这时，在重写、擦除时，有可能从高电压产生电路输出的输出电压产生不均，使存储单元劣化，或者引发误动作。而且，在发货前的动作确认检查时，由于高电压的偏差，而判定为不合格品，成为生产效率下降的原因。

本发明是为了解决所述课题而发明的，目的在于提供一种可以抑制对存储单元所施加的高电压的不均而精度良好地供给高电压的半导体存储装置。