[发明专利]SRAM定时单元装置和方法

权利要求书

1.一种装置，包括：

SRAM阵列，包括成行和成列设置的静态随机访问存储器单元；

多个字线，每个字线都沿着其中一行与存储器单元连接；

多个位线对，为真并且互补，每个位线对都沿着其中一列与存储器单元连接；

读出放大器，与其中一个为真并且互补的位线对连接，用于感应所述位线对上的差分电压；

时钟发生电路，用于输出时钟信号；

字线发生电路，用于响应于一个时钟信号在所述多个字线上产生脉冲，并且用于响应于一个时钟信号结束所述脉冲；以及

跟踪单元，用于按照SRAM跟踪时间接收时钟信号以及向所述时钟发生电路输出字线脉冲结束信号；

其中，所述跟踪单元进一步包括设置于所述SRAM阵列中并且串联的SRAM跟踪电路，用于提供指示所述SRAM跟踪时间的信号。

2.根据权利要求1所述的装置，其中，所述跟踪单元进一步包括NSRAM跟踪电路，其中，N是整数。

3.根据权利要求2所述的装置，其中，每个所述SRAM跟踪电路都进一步包括与估算的字线负载/N对应的字线负载。

4.根据权利要求3所述的装置，其中，在所述跟踪电路中的每个所述字线负载都包括与估算的字线电阻器/N对应的电阻器。

5.根据权利要求4所述的装置，其中，在所述跟踪电路中的每个所述字线负载都包括与估算的字线电容器/N对应的电容器。

6.根据权利要求1所述的装置，其中，每个所述跟踪电路都包括模拟SRAM位单元电路的电路。

7.根据权利要求3所述的装置，其中，各个所述跟踪电路都包括与估算的位线负载/N对应的电阻器。

8.根据权利要求2所述的装置，其中，N大于8。

9.一种集成电路包括：

用户定义的电路，形成在半导体衬底上；以及

嵌入式SRAM，形成在半导体衬底上，所述嵌入式SRAM电路进一步包括：

SRAM阵列，包括成行和成列设置的静态随机访问存储器单元；

多个字线，每个所述字线都沿着其中一行与存储器单元连接；

多个位线对，为真并且互补，每个所述位线对都沿着其中一列与存储器单元连接；

读出放大器，与其中一个为真并且互补的位线对连接，用于感应所述位线对上的差分电压；

时钟发生电路，用于输出时钟信号；

字线发生电路，用于响应于其中一个时钟信号在多个字线中的至少一个字线上产生脉冲，并且用于响应于其中一个时钟信号结束所述脉冲；以及

跟踪单元，用于按照SRAM跟踪时间，接收时钟信号以及向所述时钟发生电路输出字线脉冲结束信号；

其中，所述跟踪单元进一步包括SRAM跟踪电路，每个SRAM跟踪电路都具有设置于所述SRAM阵列中并且串联连接的输出端和输入端，用于提供指示所述SRAM跟踪时间的信号。

10.一种方法，包括：

提供SRAM阵列，所述SRAM阵列包括多个成行和成列设置的SRAM位单元；

沿着所述SRAM阵列的行将多个字线与SRAM位单元连接；

将多个位线对与在所述SRAM中成列设置的SRAM位单元连接；

将读出放大器与每个所述位线对连接以在SRAM读取操作过程中感应在所述位线对之间形成的差分电压；

提供SRAM跟踪单元，所述SRAM跟踪单元包括多个设置于所述SRAM阵列中的SRAM跟踪电路，每个所述跟踪单元都具有串联的输出端和输入端，并且按照SRAM跟踪时间，向SRAM跟踪电路输入时钟并且输出字线脉冲结束信号。