[发明专利]记忆体阵列的程序化方法

说明书

技术领域

本发明涉及一种记忆体阵列的操作方法，特别是涉及一种记忆体阵列的程序化方法。

背景技术

半导体记忆体可分为挥发性记忆体与非挥发性记忆体，其中非挥发性记忆体可在无电源情况下保留资料，因此广泛应用在长期资料的储存。此外，非挥发性记忆体的种类甚多，目前又以快闪记忆体(Flash Memory)为主流商品，主要用于电脑、周边商品、携带式系统、移动通信以及消费性电子...等。

一般而言，传统的快闪记忆体大多是采用Fowler-Nordheim(简称FN)穿隧效应来写入资料。但是，利用FN穿隧效应来进行写入的动作，需要较高的操作电压以及较高的栅极耦合率(gate-coupling ratio，简称GCR)。

由此可见，上述现有的记忆体阵列的程序化方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的记忆体阵列的程序化方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的记忆体阵列的程序化方法存在的缺陷，而提供一种新的记忆体阵列的程序化方法，所要解决的技术问题是使其在程序化阶段内浮接位元线，以藉此降低流经记忆胞串的电流，进而有助于降低记忆体阵列的功率消耗，非常适于实用。

本发明的另一目的在于，提供一种新记忆体阵列的程序化方法，所要解决的技术问题是使其藉由位元线在浮接状态下所贡献的等效电容，来致使位于不同字元线上的记忆胞皆具有相同的程序化速度，进而有助于增加记忆体阵列的可靠性与整体效能，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种记忆体阵列的程序化方法。其中，记忆体阵列包括由第一晶体管、多个记忆胞与第二晶体管串接而成的记忆胞串，且记忆体阵列的程序化方法包括下列步骤。在设定阶段内，关闭这些记忆胞中的切换记忆胞，并施加第一电压与第二电压至切换记忆胞的第一源极/漏极区与第二源极/漏极区。在程序化阶段内，浮接与记忆胞串相连的位元线，并提供斜波信号至与切换记忆胞电性相连的字元线。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的记忆体阵列的程序化方法，其中所述的记忆体阵列还包括第三晶体管。其中，第三晶体管的源极端电性连接至位元线，且上述的施加第一电压与第二电压至切换记忆胞的第一源极/漏极区与第二源极/漏极区的步骤包括：开启这些记忆胞中除切换记忆胞以外的记忆胞；导通第一晶体管、第二晶体管与第三晶体管；提供第一电压至第三晶体管的漏极端；以及，提供第二电压至与第二晶体管电性相连的共源极线。

前述的记忆体阵列的程序化方法，还包括，在程序化阶段内关闭第三晶体管，以浮接与记忆胞串相连的位元线。

前述的记忆体阵列的程序化方法，其中提供斜波信号至与切换记忆胞电性相连的字元线的步骤包括：在程序化阶段中的第一子期间，提供电压准位逐渐上升的第一子斜波信号至字元线；以及，在程序化阶段中的第二子期间，提供电压准位逐渐下降的第二子斜波信号至字元线。其中，斜波信号是由第一子斜波信号与第二子斜波信号所构成。

前述的记忆体阵列的程序化方法，其中当第一电压与第二电压之间的电压差大于预设电压时，在程序化阶段内程序化这些记忆胞中与切换记忆胞相邻的选定记忆胞。此外，当第一电压与第二电压之间的电压差不大于预设电压时，在程序化阶段内禁止选定记忆胞的程序化。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种记忆体阵列的程序化方法。其中，记忆体阵列包括由第一晶体管、多个记忆胞与第二晶体管串接而成的记忆胞串，且记忆体阵列的程序化方法包括下列步骤。在设定阶段内，关闭这些记忆胞中的切换记忆胞，并施加第一电压至切换记忆胞的第一源极/漏极区，且关闭第二晶体管。在程序化阶段内，浮接与记忆胞串相连的位元线，并施加第二电压至切换记忆胞的第二源极/漏极区，且提供斜波信号至与切换记忆胞电性相连的字元线。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。