[发明专利]用于提取HBT器件中基区寄生电阻的方法

说明书

技术领域

本发明涉及一种异质结双极晶体管的监测方法，具体涉及一种用于提取HBT器件中基区寄生电阻的方法。

背景技术

HBT(异质结双极晶体管)器件结构如图1所示。在HBT器件中，基区的锗硅多晶硅(SiGe Poly)寄生电阻会成为影响HBT频率特性的一个重要因素。

现有的用于提取HBT器件中基区寄生电阻的结构，多为普通直条形电阻。具体来说，是采用直条形的基区锗硅多晶硅，通过一组长度和宽度变化的结构，提取相应阻值。但是由于HBT中基区寄生电阻的方块值非常小，受掺杂浓度的影响非常大，加上普通直条形电阻的尺寸和实际HBT器件中的基区锗硅多晶硅尺寸差异很大，在测试时由外界引入的误差也非常大，所以通过直条形电阻提取的阻值无法适应模型的需要。

发明内容

本发明所要解决的技术问题是提供一种用于提取HBT器件中基区寄生电阻的方法，它可以精确地提取HBT的基区寄生电阻。

为解决上述技术问题，本发明用于提取HBT器件中基区寄生电阻的方法的技术解决方案为，包括以下步骤：

第一步，采用截面为矩形环状发射极多晶硅，通过矩形环状发射极多晶硅的屏蔽，形成锗硅多晶硅的连接电阻；

使矩形环状发射极多晶硅的条宽、长度取不同的数值，得出一组线性变化值，通过对器件模型上的拟合推出精确的阻值；

第二步，在矩形环状发射极多晶硅上开矩形环状发射区窗口，形成锗硅多晶硅的基区窗口电阻；

使矩形环状发射区窗口的条宽、长度取不同的数值，得出一组线性变化值，通过对器件模型上的拟合推出精确的阻值。

所述连接电阻的位置在发射极多晶硅的正下方。

所述基区窗口电阻的位置在发射区窗口与锗硅多晶硅的相交位置。

本发明可以达到的技术效果是：

本发明的结构更接近于HBT器件的版图结构，因此能够更加准确地反映出HBT的寄生情况，为模型提取提供准确的数据。

本发明能够精确地提取HBT器件中基区的SiGe Poly寄生电阻，有效地提高器件模型的准确度，为系统级仿真提供更好的指导。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是HBT器件结构的示意图；

图2是本发明用于提取HBT器件中基区寄生电阻的方法中所采用的第一版图示意图；

图3是采用本发明的第一版图所形成的Link电阻所在位置的示意图；

图4是本发明用于提取HBT器件中基区寄生电阻的方法中所采用的第二版图示意图；

图5是采用本发明的第一版图所形成的Pinch电阻所在位置的示意图。

具体实施方式

本发明用于提取HBT器件中基区寄生电阻的方法，包括以下步骤：

第一步，如图2所示，采用截面为矩形环状EP(发射极多晶硅)，通过矩形环状EP的屏蔽，形成SiGe Poly的Link电阻(连接电阻)；

矩形环状EP的条宽为Wep，长度为Lep；

使矩形环状EP的条宽Wep、长度Lep取不同的数值，得出一组线性变化值，通过对器件模型上的拟合推出精确的阻值。

如图3所示，A处为HBT的基区寄生的Link电阻，其位置在EP的正下方，由于在合金(silicide)过程中会被矩形环状EP屏蔽，因此不能被合金；

第二步，如图4所示，在矩形环状EP上开矩形环状发射区窗口(EW)，形成SiGe Poly的Pinch电阻(基区窗口电阻)；

矩形环状发射区窗口的条宽为Wew，长度为Lew；

使矩形环状发射区窗口的条宽Wew、长度Lew取不同的数值，得出一组线性变化值，通过对器件模型上的拟合推出精确的阻值。

如图5所示，B处为HBT的基区寄生的Pinch电阻，其位置在发射区窗口与SiGe Poly的相交位置；一方面在刻发射区窗口时，会对其厚度产生影响，另一方面它也不能通过合金过程降低阻值，再一方面它直接与Emitter Poly接触，其界面态的情况也会影响寄生阻值。

以0.18um SiGe HBT工艺为例：

第一步，在Link电阻中，矩形环状EP的条宽Wep分别做0.2um、1.2um、2.2um，得出一组宽度依存性线性数据；另以矩形环状EP的长度Lep分别做10um、20um，得出一组长度依存性线性数据，如表1所示；