[发明专利]MOS表面栅极侧壁层的刻蚀方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种MOS器件表面的刻蚀技术。

背景技术

随着制造工艺的发展，晶体管的尺寸越来越小，性能也不断的提升。其中，应变硅技术功不可没，目前应变硅技术更是广泛的应用于半导体制造领域。

半导体制造业界普遍认同使用应变硅技术来改善CMOS(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体)器件的性能。例如，在NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)器件的导电沟道中施加张应力(Tensile stress)，可提高NMOS的电子迁移率；在PMOS(P-Metal-Oxide-Semiconductor，P型金属氧化物半导体)器件的导电沟道中施加压应力(Compressive stress)，可提高空穴的迁移率。上述两种方式的核心思想均是加速晶体管内部电流的通过速度，让晶体管获得更出色的效能。使用该技术的晶体管可以达到在成本基本不变的情况下，比没有使用该技术的晶体管平均提高30％的电子流动速度。因此极大的提升了CMOS晶体管的性能。

目前，对CMOS晶体管器件引入应变的方法主要有两种：一种是利用异质外延生长的方法，在硅衬底上生长出一层带有应力的沟道材料；另一种是通过工艺的方法，利用带应力的氮化硅薄膜或者外延的源漏区来作用于沟道材料层引入应变的方法。一般来说，前者引入的应变程度更大一些，但工艺更复杂，成本较高；后者虽然与前者相比应变较小，但工艺简单，成本较低，现在已被广泛使用。

上述另一种引入应变的方法中，有一种方法被称为应力近邻技术(StressProximity Technique)。该技术首先要去掉由氮化硅和氧化硅构成的，并处于栅极两侧用于隔离栅极1与源漏极2，避免栅极1和源漏极2短接的侧壁层(spacer)3，如图1所示；之后针对NMOS和PMOS的不同分别沉积具有张应力或者具有压应力的应力膜4(一般采用氮化硅薄膜)，如图2所示，其中针对NMOS沉积具有张应力的应力膜4，针对PMOS沉积具有压应力的应力膜4。该技术增强了NMOS和PMOS中的电子迁移率和空穴迁移率，从而提高了NMOS和PMOS中的电子流动速度。

通常情况下，应力近邻技术中，去掉栅极两侧侧壁层的过程采用干法或者湿法来剥离氮化硅材料，不同的方法会得到不同的刻蚀表面。但是无论是采用干法还是湿法(通常采用磷酸)，都会导致源漏极掺杂区域5形貌的破坏，造成掺杂区域5的损伤(如造成掺杂区域NiPtSi材料的丢失)，如图3所示，从而降低MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件的性能。

发明内容

有鉴于此，本发明提供一种MOS表面栅极侧壁层的刻蚀方法，以实现在刻蚀侧壁层的同时保证源漏极掺杂区域不被破坏。

本发明的技术方案是这样实现的：

一种MOS表面栅极侧壁层的刻蚀方法，包括：

提供MOS器件，所述MOS器件包括衬底以及所述衬底上设置的栅极、源漏极以及栅极与源漏极之间设置的侧壁层；

对所述MOS器件利用干法刻蚀掉部分侧壁层；

对经过所述干法刻蚀后的MOS器件进行臭氧水浸渍；

对经过臭氧水浸渍后的MOS器件进行湿法刻蚀。

进一步，对MOS器件进行臭氧水浸渍的步骤和对MOS器件进行湿法刻蚀的步骤交替进行。

进一步，在所述MOS器件完成湿法刻蚀后，还包括对所述MOS器件进行氢氟酸清洗的过程。

进一步，所述侧壁层材料包括氮化硅。

进一步，所述源漏极的掺杂区域的材料包括镍硅化物和/或镍铂硅化物和/或镍铂锗硅化物和/或镍锗硅化物和/或镱硅化物和/或铂硅化物和/或铱硅化物和/或铒硅化物和/或钴硅化物。

进一步，对所述MOS器件利用干法刻蚀掉部分侧壁层的过程包括：

先采用以下条件进行主刻蚀：

真空室气压40～80mtorr，刻蚀气体采用CHF₃、CH₂F₂、CH₃F和O₂混合气体，其中CHF₃气体流量为40～80sccm，CH₂F₂气体流量为60～120sccm，CH₃F气体流量为20～40sccm，O₂气体流量为80～160sccm，偏压0V，刻蚀时间10～20s；