[发明专利]半导体装置

说明书

相关申请的交叉引用

本申请要求2011年1月31日向韩国知识产权局提交的韩国专利申请No.10-2011-0009805的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各个实施例涉及一种半导体存储装置。更具体而言，某些实施例涉及一种具有多个层叠芯片的3D(三维)半导体装置。

背景技术

为了提高半导体装置的集成度，已开发出一种三维半导体装置，这种三维半导体装置具有多个层叠并封装的芯片。由于竖直地层叠了两个或更多个芯片，因此3D半导体装置可以在相同的空间内实现更高的集成度。

存在各种方案来实现三维半导体装置。这些方案的其中之一是，层叠具有相同结构的多个芯片，并利用诸如金属线的导线将这些层叠的芯片相互耦接，使它们如单个半导体装置来操作。

此外，近来本领域中公开了一种TSV(穿通硅通孔)型半导体装置，其中，硅通孔穿通多个层叠的芯片而形成，使所有芯片相互电连接。由于在TSV型半导体装置中芯片通过竖直穿过芯片的硅通孔而相互连接，故与其中各个芯片通过位于芯片周围边缘的键合线而相互电连接的半导体装置相比，可以有效地减小封装面积。

用于连接多个芯片的TSV的数量与半导体装置的集成度成比例地增加。因此，伴随着TSV数量的增加，需要用于以正常TSV来替换失效TSV的技术。这可以利用熔丝信息来实现，所述熔丝信息例如是用于储存关于TSV是正常还是失效的信息的熔丝电路。设置于层叠芯片中的每个芯片内的熔丝电路可以帮助解决可能发生的与TSV的替换有关的问题，但这样的电路配置可能导致不能保证芯片面积的效率。

发明内容

因此，需要一种改进的半导体装置，其能够将熔丝信息传送至构成单个半导体装置的多个芯片。

为了实现此优点并根据本发明的目的，如本发明所实施并广义描述的，本发明的一个示例性方面可以提供一种半导体装置，包括：传输控制信号发生单元，所述传输控制信号发生单元被配置为接收时钟信号，并基于时钟信号产生多个分频时钟信号，以从所述多个分频时钟信号输出传输控制信号；熔丝信号传输单元，所述熔丝信号传输单元被配置为与传输控制信号同步地传送熔丝信息；接收控制信号发生单元，所述接收控制信号发生单元被配置为接收时钟信号并产生多个分频时钟信号，并且基于所述多个分频时钟信号来产生接收控制信号；以及熔丝信号接收单元，所述熔丝信号接收单元被配置为与接收控制信号同步地接收熔丝信息。

在本发明的另一示例性方面中，一种半导体装置可以包括：时钟分频单元，所述时钟分频单元被配置为将时钟信号分频并产生多个分频时钟信号；信号传输模块，所述信号传输模块被配置为响应于分频时钟信号来传送熔丝信息；位于主芯片中的主芯片信号接收模块，所述主芯片信号接收模块被配置为响应于所述多个分频时钟信号来接收熔丝信息，并产生穿通硅通孔(TSV)选择信号；以及位于从芯片中的从芯片信号接收模块，所述从芯片信号接收模块被配置为响应于所述多个分频时钟信号来接收熔丝信息，并产生TSV选择信号。

本发明的其它的目的和有益之处将在某种程度上在以下的描述中阐明，并且在某种程度上将从描述中显然地得出，或者可以通过对本发明的实践而习得。借助于所附权利要求中特别指出的要素和组合可以了解并获得本发明的目的和有益之处。

应当理解的是，前述的概括性的描述以及以下的详细描述都是示例性并仅用于解释说明的，并非是对权利要求所限定的本发明的限制。

附图说明

包含在说明书中并构成说明书一部分的附图示出与本发明一致的各个实施例，并且与说明书一起用于解释本发明的原理。

图1是示意性地说明根据本发明的一个实施例的半导体装置的配置的框图。

图2是示意性地说明图1所示的时钟分频单元的一个示例性实施例的配置的框图。

图3是示意性说明图1所示的传输控制信号发生单元的一个示例性实施例的配置和操作的图。

图4是示意性地说明图1所示的熔丝信号传输单元的一个示例性实施例的配置的框图。

图5是示意性地说明图4所示的第一传输部的一个示例性实施例的配置的框图。

图6是说明图5所示的第一预驱动器的一个示例性配置的电路图。

图7是说明图5所示的输出驱动器的一种示例性配置的电路图。

图8是说明图1所示的熔丝信号接收单元的一种示例性配置的电路图。

图9是说明根据本发明实施例的半导体装置的操作的时序图。