[发明专利]辅助CPU工作状态的检测方法、系统、组件及多CPU设备

权利要求书

1.一种辅助CPU工作状态的检测方法，适用于设有一个主CPU和至少一个辅助CPU的设备；其特征在于，在所述主CPU和各辅助CPU启动完成后执行以下步骤：

步骤S1：所述辅助CPU基于硬件中断定时向与其一一对应设置的第二硬件逻辑单元执行数据写入操作；且各辅助CPU分别在硬件中断时进行运行程序状态的识别，当出现运行程序异常时，阻断对相应第二硬件逻辑单元的数据写入操作；

步骤S2：与所述主CPU对应设置的第一硬件逻辑单元监控各第二硬件逻辑单元的数据写入状况；

步骤S3：当所述第一硬件逻辑单元超出预设时间未检测到某一第二硬件逻辑单元的数据写入时，识别对应的辅助CPU异常并上报给所述主CPU。

2.根据权利要求1所述的辅助CPU工作状态的检测方法，其特征在于，所述步骤S1还包括：通过为各辅助CPU分别设置的硬件狗对相应辅助CPU运行程序进行监控，当监控到所述辅助CPU出现运行程序异常时，复位所述辅助CPU。

3.根据权利要求1或2所述的辅助CPU工作状态的检测方法，其特征在于，所述步骤S2包括：

步骤S21：接收到数据写入的第二硬件逻辑单元向所述第一硬件逻辑单元发送触发信号；

步骤S22：所述第一硬件逻辑单元通过监控接收到的触发信号识别各第二硬件逻辑单元的数据写入状况。

4.根据权利要求1或2所述的辅助CPU工作状态的检测方法，其特征在于，在所述辅助CPU启动过程中还执行以下步骤：

S01：启动成功的辅助CPU向所述主CPU执行注册操作；

S02：所述主CPU接收到一辅助CPU的注册时，使能所述第一硬件逻辑单元对相应第二硬件逻辑单元的检测功能。

5.一种辅助CPU工作状态的检测系统，适用于设有一个主CPU和至少一个辅助CPU的设备；其特征在于，所述检测系统包括：

与所述辅助CPU一一对应连接的第二硬件逻辑单元，用于接受相应辅助CPU基于硬件中断定时的数据写入操作；所述辅助CPU中还分别设有接口单元，所述接口单元与所述第一硬件逻辑单元连接，用于在硬件中断时识别所在辅助CPU的运行程序状态，当出现运行程序异常时，阻断对相应第二硬件逻辑单元的数据写入操作；

与所述主CPU对应连接的第一硬件逻辑单元，与所述第二硬件逻辑单元连接，用于监控各第二硬件逻辑单元的数据写入情况，并在超出预设时间未检测到某一第二硬件逻辑单元的数据写入时，识别对应的辅助CPU异常并上报给所述主CPU。

6.根据权利要求5所述的辅助CPU工作状态的检测系统，其特征在于，还包括与所述辅助CPU一一对应连接的硬件狗单元，用于对相应辅助CPU运行程序进行监控，当监控到所述辅助CPU出现运行程序异常时，复位所述辅助CPU。

7.根据权利要求5或6所述的辅助CPU工作状态的检测系统，其特征在于，所述第二硬件逻辑单元包括相连接的数据写入接收模块和触发信号发送模块，所述第一硬件逻辑单元包括相连接的触发信号识别模块和异常上报模块；

所述数据写入接收模块用于根据辅助CPU的数据写入，触发触发信号发送模块；

所述触发信号发送模块用于向所述第一硬件逻辑单元发送触发信号；

所述触发信号识别模块识别接收到的触发信号，以识别各第二硬件逻辑单元的数据写入状况；

所述异常上报模块用于根据各第二硬件逻辑单元的数据写入状况，相应向所述主CPU上报。

8.根据权利要求5或6所述的辅助CPU工作状态的检测系统，其特征在于，所述第一硬件逻辑单元包括使能寄存器，用于在所述主CPU接收到一辅助CPU的注册时，使能所述第一硬件逻辑单元对相应第二硬件逻辑单元的检测功能。

9.根据权利要求5或6所述的辅助CPU工作状态的检测系统，其特征在于，所述第一硬件逻辑单元与所述第二硬件逻辑单元合设或分设。

10.根据权利要求5或6所述的辅助CPU工作状态的检测系统，其特征在于，所述第一硬件逻辑单元和所述第二硬件逻辑单元为可编程逻辑器件。

11.一种多CPU设备，包括一个主CPU和至少一个辅助CPU，其特征在于，还包括如权利要求5-10任一所述的辅助CPU工作状态的检测系统。