[发明专利]具有横向MOS晶体管和齐纳二极管的半导体器件

权利要求书

1.一种半导体器件，包括：

半导体衬底(1-3)；

设置在所述衬底(1-3)中的横向MOS晶体管(LTa-LTd)；

设置在所述衬底(1-3)中的齐纳二极管(ZDa-ZDd)；以及

设置在所述衬底(1-3)中的电容器(Ca-Ce)，其中

所述晶体管(LTa-LTd)包括漏极(D)和栅极(G)，以及

所述二极管(ZDa-ZDd)和所述电容器(Ca-Ce)串联耦合在所述漏极(D)和所述栅极(G)之间。

2.根据权利要求1所述的器件，其中

所述晶体管(LTa-LTd)具有所述栅极(G)和所述漏极(D)之间的寄生电容，以及

所述电容器(Ca-Ce)具有大于所述寄生电容的一半的电容。

3.根据权利要求1所述的器件，其中

所述衬底(1-3)具有带有嵌入的氧化物膜(3)的SOI结构，

所述衬底(1-3)还包括抵达所述嵌入的氧化物膜(3)的沟槽，以及

所述晶体管(LTa-LTd)和所述二极管(ZDa-ZDd)通过所述沟槽电隔离。

4.根据权利要求1所述的器件，其中

所述晶体管(LTa-LTd)包括：

第一导电类型的半导体层(1)，其由所述衬底(1-3)提供；

具有第二导电类型的基极区(7)，其中所述基极区(7)设置在所述第一导电类型的半导体层(1)的表面部分中；

具有第一导电类型的源极区(8)，其中所述源极区(8)设置在所述基极区(7)的表面部分中；

具有第一导电类型的阱区(6)，其中以使所述阱区(6)与所述基极区(7)分隔开的方式将所述阱区(6)设置在所述第一导电类型的半导体层(1)的另一表面部分中，并且其中所述阱区(6)的杂质浓度高于所述第一导电类型的半导体层(1)的杂质浓度；

具有第一导电类型的漏极区(5)，其中所述漏极区(5)设置在所述阱区(6)的表面部分中，并且其中所述漏极区(5)的杂质浓度高于所述阱区(6)的杂质浓度；

由所述基极区(7)的一部分提供的沟道区，其设置在所述源极区(8)和所述阱区(6)之间；

设置在所述沟道区上的栅极绝缘膜(10、10a、10b)；

设置在所述栅极绝缘膜(10、10a、10b)上的栅电极(11、11c、11d)；

与所述源极区(8)耦合的源电极(S)；以及

与所述漏极区(5)耦合的漏电极(D)。

5.根据权利要求4所述的器件，其中

所述第一导电类型为N导电类型，而所述第二导电类型为P导电类型。

6.根据权利要求4所述的器件，其中

所述衬底(1-3)具有带有嵌入的氧化物膜(3)的SOI结构。

7.根据权利要求4所述的器件，其中

所述衬底(1-3)还包括具有第二导电类型的扩散区(20-24)，

以使所述扩散区(20-24)与所述漏极区(5)分隔开的方式将所述扩散区(20-24)设置在所述阱区(6)的另一表面部分中，以及

所述二极管(ZDa-ZDd)具有所述扩散区(20-24)和所述阱区(6)之间的PN结。

8.根据权利要求7所述的器件，其中

所述扩散区(20-24)和所述基极区(7)同时形成。

9.根据权利要求7所述的器件，其中

所述晶体管(LTa-LTd)还包括具有第二导电类型的额外基极区(7a)，

所述额外基极区(7a)的杂质浓度高于所述基极区(7)的杂质浓度，

以使所述额外基极区(7a)接触所述源极区(8)并设置在其下的方式将所述额外基极区(7a)设置在所述基极区(7)中，以及

所述扩散区(20-24)和所述额外基极区(7a)同时形成。