[发明专利]双镶嵌结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构(dual-damascene structure)的形成方法。

背景技术

当今半导体器件制造技术飞速发展，半导体器件已经具有深亚微米结构，集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和通孔(via)，然后用导电材料例如铜(Cu)填充所述沟槽和连接孔。这种互连结构已经在集成电路制造中得到广泛应用。

双镶嵌工艺的技术重点在于蚀刻填充导体金属用的沟槽刻蚀技术。在双镶嵌工艺的前段蚀刻工艺中，目前存在两种方法制作双镶嵌构造的沟槽，第一种方法是先在介电层的上部定义出导线沟槽，之后利用另一光刻胶层定义介层窗开口。另一种方法是首先在介电层中定义出完全穿透介电层的介层窗开口，然后利用另一光刻胶层定义导线沟槽。申请号为200510056297.4的中国专利申请中描述了一种双镶嵌结构的制造方法。图1至图5为说明该现有制造双镶嵌结构方法的剖面示意图。如图1所示，在制造互连层的工艺线后段(back end of line，BEOL)开始时，需要在衬底10上形成的MOS晶体管表面沉积介质层11，该介质层11称为金属前介电层(pre-metal dielectric，PMD)。然后在PMD层11层中刻蚀通孔并填充有金属材料形成连接孔12。在具有连接孔12的PMD层11表面再形成第一介质层13，在其中形成金属互连线14，MOS晶体管的栅极通过连接孔12连接至介质层13中的金属连接线14。然后在互连层13表面沉积刻蚀停止层15、层间介质层(ILD)16和保护层17。为了降低射频信号在电路中的延迟，目前普遍采用低介电常数(low k)材料作为ILD层16，以降低电路中的RC延迟和高频串扰。然后，在保护层17表面涂布抗反射层18以使后续形成的光刻胶图形更加清晰。在抗反射层18表面涂布光刻胶，并图案化所述光刻胶以定义通孔的位置，形成光刻胶图形19。

接下来如图2所示，以光刻胶图形19为掩膜刻蚀保护层17和ILD层16形成通孔(via)。随后如图3所示，去除上述光刻胶图形19和抗反射层18，并在通孔中填充聚合物作为牺牲层20，用于保护通孔。然后在牺牲层20表面涂布光刻胶并形成定义沟槽位置的光刻胶图形21。然后，以光刻胶图形21为掩膜刻蚀牺牲层20、保护层17和ILD层16从而在ILD层16中形成沟槽，如图4所示，接下来去除光刻胶图形21和牺牲层20。

上述刻蚀通孔和沟槽的过程中，需要进行两次移除光刻胶和抗反射层、聚合物的步骤，即先移除刻蚀通孔的光刻胶图形19和抗反射层18，然后还需移除光刻胶图形21和聚合物牺牲层20。然而，光刻胶、抗反射层和牺牲层均为聚合物，它们的去除和清洗工艺均较为复杂，一旦去除不完全或没有完全清洗干净，都极有可能再通孔底部产生聚合残留物(residue)，如图5中所示的22。该聚合残留物22会严重影响金属连接线14表面刻蚀停止层15的刻蚀，导致填充的金属不能与金属连接线14形成良好的电接触，影响器件性能。

发明内容

本发明提供的双镶嵌结构的形成方法，能够防止通孔中产生聚合残留物现象的发生，并能够简化制造工艺。

一方面，提供了一种双镶嵌结构的形成方法，包括：

提供一表面具有介质层的半导体衬底；

在所述介质层表面形成第一牺牲层；

在所述第一牺牲层表面形成第一硬掩膜层；

在所述第一硬掩膜层表面形成第一光刻胶图形；

以所述第一光刻胶图形为掩膜刻蚀部分所述第一硬掩膜层；

移除所述第一光刻胶图形；

在所述第一硬掩膜层表面形成第二牺牲层；

在所述第二牺牲层表面形成第二硬掩膜层；

在所述第二硬掩膜层表面形成第二光刻胶图形；

刻蚀所述第二硬掩膜层、第二牺牲层、第一硬掩膜层、第一牺牲层以及介质层。

优选地，所述硬掩膜层为低温氧化物。所述硬掩膜层的厚度为所述介质层为应用材料(Applied Materials)公司商标为黑钻石的碳氧化硅(SiCO)、氧化硅或氟化硅玻璃。所述牺牲层为富硅聚合物。所述方法还包括在所述第一和/或第二硬掩膜层表面形成底部抗反射层的步骤。