[实用新型]晶片上减少阻抗的覆晶焊垫配置

说明书

技术领域

本实用新型涉及集成电路封装技术，特别是一种可减少阻抗及改善覆晶高频信号传输品质的晶片上减少阻抗的覆晶焊垫配置。

背景技术

随着极大型集成电路(ULSI)制程技术地世代更替，单一晶片功能增强，促使封装技术层次也不得不因应而大幅提升。传统大型集成电路(LSI)、或中型集成电路(MSI)的利用导线架连接晶片的输出入端或接触垫(bonding pad)，或称导线接触垫(wire bond pad)，再以陶瓷或树脂成型的封装方法，对超大型集成电路(VLSI)已显得不敷所需，更何况ULSI。

概利用导线架连接接触垫的封装方法，为防止金线过长或注入封装胶质材料所产生金线偏移现象，接触垫只能设计于晶片的元件区的外围。元件因此需要藉助更长的电导线(conductive trace)以连接接触垫与元件之间。此外，随着单一晶片功能增强与高速性能要求的趋势下，I/O引脚数亦越来越多。传统焊线连接接触垫的方式，伴随高电感，不利晶片的高速运作，已不能满足未来高性能集成电路的需求。

因此，一种称为覆晶(flip-chip)的IC封技术即因应上述需求而生。这种技术，请参考图1，将多个导电凸块24设计于晶片20的最上层，每一导电凸块24，并不限于形成于晶片元件区以外的四周，而是以阵列方式几近平均分布于晶片20各处。最后晶片20再翻转过来(flipped)使得晶片上层阵列分布的导电凸块24朝下连接于对应的基板26。封装基板26上有对应的导电凸块垫(或称覆晶凸块垫)28以阵列方式与其对应，以承接导电凸块24。

由于覆晶晶片与导线接触垫(wire bonding pad)晶片，在晶片核心内部(core)差异性并不大。当晶片设计为导线接触垫晶片时，接触垫配置于晶片内四周围(接触垫下方一般不允许有元件存在)，晶片的其余周围则覆盖以护层。当晶片设计为覆晶晶片时，原导线接触垫型晶片的护层上则再形成一金属层，并经微影及蚀刻步骤形成电导线。由晶片内四周围的导线接触垫位置连接至晶片核心，再形成凸块及连接锡球于其上。因此，就集成电路设计公司而言，多仍利用现有的因应导线接触垫晶片的设计工具设计覆晶晶片。

一传统覆晶晶片的横截面示意图，请参考图2所示。其基本架构由下而上包含复晶矽层(元件闸极或导体层)40、第一内连线介电层50A、第一内连线导体层60A、第二内连线介电层50B、第二内连线导体层60B、第三内连线介电层50C、第三内连线导体层60C、及护层70。内连线导体层之间以接触55A、介层55B、55C分别连接复晶矽层40与第一内连线导体层60A。护层70上并有一第四金属层80，经微影及蚀刻定义为再分布导线层(redistribution layer；简称RDL)，用以连接接触垫75至晶片核心的各个预定位置，再形成护层(passivation layer)92，并经微影与蚀刻图案化后，进行电镀，或以网板印刷的方式，形成导电凸块95。

上述传统所有导电凸块呈阵列型态分布。此外，不管导电凸块是信号或是接地或是接电源电压，多混合存在于各行列的导电凸块间。因此就信号连接而言，部分引线(或称电导线(conductive trace))较长，部分引线较短。视原设计晶片周围接触垫与晶片核心的导电凸块距离而定。其俯视图则如图3所示，连接电源P的外围接触垫利用RDL层97连接至晶片的晶片核心接触垫98，其他接地G的接触垫，连接信号S的接触垫亦同。

发明内容

有鉴于传统覆晶晶片设计，信号导电凸块、接地导电凸块、电源导电凸块混合于阵列式导电凸块之间，因此，部分的信号导电凸块所利用的再分布导线层RDL的电导线阻抗就会较大。本实用新型将解决上述问题，而提出一种晶片上减少阻抗的覆晶焊垫配置以减少信号线焊垫的阻抗。

本实用新型的目的是提供因高频操作下电导线的弯角而产生的电感及电感抗的解决方法。

本实用新型的另一目的是用以减少与信号输出入端有关的阻抗的覆晶焊垫配置法。