“cpu”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果71741个，建议您升级VIP下载更多相关专利

[发明专利]一种CPU资源分配方法、装置及设备-CN201711105475.7有效
发明人：刘芳宁;李拓 -专利权人：东软集团股份有限公司
申请日： 2017-11-10 - 公布日： 2020-09-25 - 主分类号： G06F9/50 文献下载
摘要：本发明公开一种CPU资源分配方法、装置及设备，所述CPU资源分配方法应用于多核设备，所述方法包括：获取所述多核设备的CPU核配置文件，其中，所述CPU核配置文件中配置有所述多核设备中的各个业务分别对应的CPU核配置信息；从所述CPU核配置文件中，获取所述多核设备中的第一业务对应的CPU核配置信息，所述CPU核配置信息用于表征所述第一业务对应的CPU核；将所述CPU核与所述第一业务进行绑定，以便所述第一业务对应的进程利用与所述第一业务绑定的CPU核处理所述第一业务。一旦需要对CPU核的分配进行修改，只需要对CPU核配置文件进行修改即可，实现简单，无需涉及程序代码的修改，不会引起程序代码出错，同时对专业性要求也不高。
一种 cpu 资源分配方法装置设备

[发明专利]一种基于虚拟网卡的双CPU系统通信方法-CN201210149103.5有效
发明人：吴少刚;张福新;晏华;张斌 -专利权人：江苏中科梦兰电子科技有限公司
申请日： 2012-05-15 - 公布日： 2012-10-03 - 主分类号： G06F15/17 文献下载
摘要：本发明公开了一种基于虚拟网卡的双CPU系统通信方法，方法基于的目标系统有两个CPU：一个为通用CPU，具有较强的计算和控制能力；一个为专用CPU，具有较强的媒体处理能力和IO处理能力。通用CPU用于执行需要较强计算能力的应用软件。专用CPU用于处理IO以及图形渲染、视频解码等多媒体功能。通用CPU有一个PCI 接口，可以连接PCI 设备。专用CPU上也包含一个PCI接口，可做为一个PCI 设备与主CPU连接。将通用CPU和专用CPU的PCI接口分别虚拟为一个以太网卡，从而实现基于虚拟网卡的双CPU系统通信。本设计的优点在于可利用成熟的网络协议，降低系统的复杂度；同时CPU之间通过PCI总线相连，采用DMA进行通信，可以保持高的带宽和小的延时。
一种基于虚拟网卡 cpu 系统通信方法

[发明专利]辅助CPU工作状态的检测方法、系统、组件及多CPU设备-CN200810147370.2有效
发明人：王钛 -专利权人：杭州华三通信技术有限公司
申请日： 2008-08-12 - 公布日： 2008-12-17 - 主分类号： G06F11/00 文献下载
摘要：本发明公开了一种辅助CPU工作状态的检测方法和检测系统，还公开了一种多CPU设备以及辅助CPU工作状态的检测组件。该检测方法适用于设有一个主CPU和至少一个辅助CPU的设备，在该主CPU和各辅助CPU启动完成后执行以下步骤：该辅助CPU基于硬件中断定时向与其一一对应设置的第二硬件逻辑单元执行数据写入操作；与该主CPU对应设置的第一硬件逻辑单元监控各第二硬件逻辑单元的数据写入状况；当该第一硬件逻辑单元超出预设时间未检测到某一第二硬件逻辑单元的数据写入时，识别对应的辅助CPU异常并上报给该主CPU。通过本发明，实现了主CPU对辅助CPU工作状态的快速检测，进一步保证了报文处理的高实时性；以及，不占用板间通信的带宽。
辅助 cpu 工作状态检测方法系统组件设备

[发明专利]一种智能刷脸终端语音报警方法、系统、设备和介质-CN202010933796.1有效
发明人：卢建旭;李宗宇;邱文庆;丘春碧;林元宁 -专利权人：福建升腾资讯有限公司
申请日： 2020-09-08 - 公布日： 2022-05-17 - 主分类号： G08B3/10 文献下载
摘要：本发明一种智能刷脸终端语音报警方法、系统、设备和介质，方法包括：将安全CPU和多媒体CPU分别上电启动，安全CPU和多媒体CPU相互通讯；安全CPU进行安全机制检测，判断刷脸终端安全是否被触发，若是，则清除敏感信息，复位多媒体CPU，发出报警指令给多媒体CPU，同时安全CPU中断与多媒体CPU的通讯，多媒体CPU输出预制的报警语音音频数字信号，否则，安全CPU鉴权多媒体CPU指令，启动并运行安卓系统，进行金融交易操作，多媒体CPU输出交易操作的音频数字信号；通过音频解码器对音频数字信号解码输出模拟音频信号，通过功率放大器进行放大，驱动双喇叭进行语音播报。
一种智能终端语音报警方法系统设备介质

[发明专利]CPU降频方法、系统及便携式计算机-CN202010001867.4有效
发明人：王赫 -专利权人：上海闻泰信息技术有限公司
申请日： 2020-01-02 - 公布日： 2022-09-13 - 主分类号： G06F1/324 文献下载
摘要：本发明公开一种CPU降频方法，应用于处于电池模式的便携式计算机，在系统中设置用于请求CPU执行预定降频操作的第一电流阈值及大于第一电流阈值并用于请求CPU执行基频操作的第二电流阈值，且通过降低CPU的峰值功率阈值来完成请求CPU执行预定降频操作。本发明还公开一种用于执行上述CPU降频方法的CPU降频系统及包括该CPU降频系统的便携式计算机。本发明的有益效果在于：当电池的放电电流持续增大时，通过设置用于请求降低CPU的峰值功率阈值的第一电流阈值及设置用于请求CPU执行基频操作的第二电流阈值，使得CPU先进行执行预定降频操作后再降至基频，从而让CPU不会频繁的降至基频进行工作，可以避免便携式计算机因CPU频繁进入基频操作模式而导致出现卡顿的现象。
cpu 方法系统便携式计算机

[发明专利]一种基于Systemverilog的CPU验证平台-CN202011417762.3有效
发明人：刘春锐;张宏奎;黄旭东;陈振娇 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-12-07 - 公布日： 2022-08-16 - 主分类号： G06F11/36 文献下载
摘要：本发明公开一种基于Systemverilog的CPU验证平台，属于计算机体系结构领域。CPU模块启动后，验证用例生成模块生成后缀为.asm的汇编验证用例，参考模型模块读取该验证用例，模拟CPU模块完成指令的功能，CPU模块通过程序RAM同样读取该验证用例，完成指令的功能，CPU模块和参考模型监视模块监测CPU模块和参考模型模块的指令执行结果，并将执行结果送给结果比较模块，结果比较模块通过对比CPU模块和参考模型模块的执行结果，验证CPU模块的功能是否正确实现。该CPU验证平台有较好的通用性和可移植性，对于不同的指令集架构，稍加修改参考模型便可使用。该CPU验证平台已成功用于32位CPU芯片的功能验证，相比该CPU之前的验证方法，极大的提高了验证效率，缩短了CPU交付周期。
一种基于 systemverilog cpu 验证平台

[发明专利]一种处理器多线程并发方法-CN202010209652.1有效
发明人：彭亚松;吕易;沈小珊 -专利权人：贵阳块数据城市建设有限公司
申请日： 2020-03-23 - 公布日： 2023-03-24 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种处理器多线程并发方法，依次打开多个线程，优先打开的线程独占占用率为零的CPU核心，直至将所有的CPU核心占满，当打开线程数量大于CPU核心的数量，判断CPU核心占用率，占用率较低的CPU核心优先开始分片，而该CPU核心先前打开的线程进入挂起状态，之后再打开线程重复本步骤，当关闭独占CPU核心的线程时，判断CPU核心的分片情况，分片最多的CPU核心将挂起状态中占用率最高的线程转移至无占用率的CPU核心中，并同时启动该线程，当关闭非独占CPU核心的线程时，判断该CPU核心中线程的占用率，占用率较低的线程启动，本发明方法简单、合理，自动识别CPU核心是否为空，大大降低了处理器的负荷，从而提高处理器的性能
一种处理器多线程并发方法

[实用新型]一种大型主机CPU容量预测系统-CN201120284745.7有效
发明人：蒋国强;毛宇星;徐志扬;严和平;黄颢;陈望斌;钱晓竞;林晖 -专利权人：中国工商银行股份有限公司
申请日： 2011-08-05 - 公布日： 2012-02-08 - 主分类号： G06Q40/00 文献下载
摘要：本实用新型为一种大型主机CPU容量预测系统，该系统包括：预测请求终端、CPU容量预测服务器和多个银行交易服务器；预测请求终端与CPU容量预测服务器相连接，用于接收用户输入的日期类型数据和时段数据，生成包含日期类型数据和时段数据的CPU容量预测请求信息，并将所述的CPU容量预测请求信息发送给所述的CPU容量预测服务器；多个银行交易服务器分别与CPU容量预测服务器相连接，用于将各自的交易数据发送给CPU容量预测服务器。CPU容量预测服务器具有用于根据预估模型生成CPU容量预测结果数据，并将满足误差条件的CPU容量预测结果数据列表输出的结果数据列表输出装置。在主机硬件变化时，完成CPU的容量预估，并在应用的组成结构发生变化时，保持CPU容量预估结果的准确性。
一种大型主机 cpu 容量预测系统

[实用新型]一种轨道交通用继电器控制电路-CN201720913366.7有效
发明人：彭立群;郭立民;肖彩霞;蒋伊琳;董士伟;周文生 -专利权人：黑龙江瑞兴科技股份有限公司;哈尔滨工程大学
申请日： 2017-07-26 - 公布日： 2018-02-13 - 主分类号： G05B19/042 文献下载
摘要：本实用新型公开了一种轨道交通用继电器控制电路，包括CPU‑A和CPU‑B，所述CPU‑A和CPU‑B均与计轴信号fR相连，所述CPU‑A和CPU‑B分别对计轴信号fR进行相同的处理，且CPU‑A产生控制继电器的信号fa、CPU‑B产生控制继电器的信号fb，还包括信号处理电路和推挽处理电路，信号fa经过信号处理电路输出fc，信号fb和信号fc经过推挽处理电路输出控制继电器的信号fT，且信号fc作为推挽处理电路的使能控制信号双CPU的设计提高了电路的可靠性，该电路将双CPU输出的信号，通过外部电路统一起来当CPU‑A出现故障时，推挽电路将不受fc的控制，CPU‑B正常输出；当CPU‑B出现故障时，其产生的错误信号无法经过推挽电路
一种轨道通用继电器控制电路

[实用新型]CPU漏拔报警器-CN201020623282.8无效
发明人：欧阳培英 -专利权人：佛山市顺德区顺达电脑厂有限公司
申请日： 2010-11-25 - 公布日： 2011-06-15 - 主分类号： G08B21/00 文献下载
摘要：本实用新型提供了一种CPU漏拔报警器，其主要包括反相器，其正向输入端经电阻R1与主板电源VBAT连接，其反向输入端接地，其输出端经电阻R3连接至反向输入端；报警模块，其一端经电阻R4与反相器的输出端电性连接，其另一端连接至CPU插座，且该CPU插座接地，如此，当将CPU插设于CPU插座上时，报警模块提醒测试者CPU插接于CPU插座上，当将CPU拔出CPU插座后，报警器失效。本实用新型利用发光二极管发光以及蜂鸣器发出蜂鸣声提醒测试人员在测试完毕后及时将CPU从CPU插座上拔出，从而避免了由于测试人员测试完毕后忘记将CPU从印刷电路板上拔除，而导致CPU损坏的状况发生。
cpu 报警器

[发明专利]一种CPU能效优化的方法及装置-CN202310312986.5在审
发明人：樊卿华;丁然;朱振华 -专利权人：珠海全志科技股份有限公司
申请日： 2023-03-27 - 公布日： 2023-07-18 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种CPU能效优化的方法及装置，该方法包括：获取预设时长段内CPU的实时运行信息和该CPU的实时负载；对实时运行信息进行统计分析，得到预设时长段内CPU的实时性能指标；根据实时性能指标和实时负载确定出限制CPU能效的瓶颈因素，并根据瓶颈因素，对CPU执行相应的CPU资源调度操作。可见，实施本发明能够针对性消除引起CPU能效下降的瓶颈因素，从而从根本上提升CPU的能效。
一种 cpu 能效优化方法装置

[发明专利]一种数据传输控制方法与系统-CN200810223365.5有效
发明人：杨宁 -专利权人：福建星网锐捷网络有限公司
申请日： 2008-09-26 - 公布日： 2009-01-28 - 主分类号： H04L12/56 文献下载
摘要：本发明提供一种数据传输控制方法与系统，用以解决CPU收发串行数据时负荷较大的问题。CPU生成CPU指定的CPU内存空间可写的第一通知信息；传输装置根据所述第一通知信息将来自于数据存储装置的目标数据写入所述CPU内存空间。根据本发明实施例的技术方案，对CPU内存的读/写操作由CPU外部的装置完成，CPU只需给出相应的控制信息，从而降低了CPU收发串行数据时的负荷。
一种数据传输控制方法系统

[发明专利]多核CPU测试方法、装置、计算机设备和存储介质-CN201811052457.1有效
发明人：刘坚;冯元元;冷志源 -专利权人：深圳忆联信息系统有限公司
申请日： 2018-09-10 - 公布日： 2022-03-29 - 主分类号： G06F11/22 文献下载
摘要：本申请涉及一种多核CPU测试方法、装置、计算机设备和存储介质，其中该方法包括：获取多核CPU的测试请求；根据所述多核CPU的测试请求，对所述多核CPU内多个核心进行握手操作；握手操作成功后，根据所述多核CPU测试请求的请求类型，对所述多核CPU内的多个核心依次进行测试。本发明实现了对多核CPU的单核测试以及多核测试的自动化，此外，还克服了目前的多核CPU的测试方法需要较多的人为操作的问题，从而达到了提高多核CPU测试效率的效果。
多核 cpu 测试方法装置计算机设备存储介质

[发明专利]同步寄存器-CN200610005961.7无效
发明人： R·G·坎贝尔 -专利权人：惠普开发有限公司
申请日： 2006-01-20 - 公布日： 2006-09-13 - 主分类号： G06F15/167 文献下载
摘要：实施例包括多个处理单元(110)，每个处理单元包括多个CPU(210)，这些CPU以不同频率运行，并且每个CPU具有ar.itc定时寄存器(2120)。多个单元(110)中最快单元中的CPU(210)称为快速CPU(210)。较慢单元中的CPU(210)称为慢速CPU(210)。在预定时间间隔，给慢速CPU(210)提供快速CPU(210)的ar.itc值，以便替代它们的ar.itc(2120)值。结果，同步了ar.itc寄存器(2120)中的值，而不提供负时间。
同步寄存器

[实用新型]CPU启动方式的切换装置-CN201720250927.X有效
发明人：姚文浩;王晖;王英;王栋 -专利权人：曙光信息产业（北京）有限公司
申请日： 2017-03-15 - 公布日： 2017-11-10 - 主分类号： G06F9/445 文献下载
摘要：本实用新型公开了一种CPU启动方式的切换装置，该切换装置包括CPU；与CPU连接的第一启动模块；用于根据需要生成CPU启动方式的切换信号的第二启动模块；以及连接于CPU和第二启动模块并用于根据切换信号控制CPU的启动方式切换至第一启动模块或第二启动模块的切换模块。通过第二启动模块来根据需要生成切换CPU启动方式的切换信号，并通过切换模块控制CPU切换其启动方式，实现了CPU启动方式的切换。
cpu 启动方式切换装置