“模拟锁相环”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1833720个，建议您升级VIP下载更多相关专利

[发明专利]网同步可集成从时钟锁相环-CN02115742.1无效
发明人：陈为怀;樊少杰;李兆训 -专利权人：陈为怀;樊少杰;李兆训
申请日： 2002-04-19 - 公布日： 2003-10-29 - 主分类号： H03L7/08 文献下载
摘要：本发明涉及一种用于SDH传送网各级同步单元、CDMA基站时间频率同步设备、数字同步网及程控交换机各级从时钟中的网同步可集成从时钟锁相环。该从时钟锁相环为由一个松耦合全数字锁相环和一个窄带模拟锁相环交叉连接组成的双环从时钟锁相环，输入基准信号加到全数字锁相环的输入端，全数字锁相环的输出信号用作模拟锁相环输入，模拟锁相环输出作为从时钟锁相环的输出，两个锁相环共用一个高稳恒温压控晶体振荡器VCXO，全数字锁相环用模拟锁相环中的高稳恒温压控晶体振荡器VCXO作频率源分别加到脉冲加减电路、K计数电路和数据采集处理电路作内部时钟。
同步集成时钟锁相环

[发明专利]一种适用于模拟锁相环的锁定检测电路-CN201810834220.2有效
发明人：张潭;周骏;王龙峰;山永启;姚评 -专利权人：四川知微传感技术有限公司
申请日： 2018-07-26 - 公布日： 2023-09-26 - 主分类号： H03L7/095 文献下载
摘要：本发明公开了一种适用于模拟锁相环的锁定检测电路，所述锁定检测电路包括：状态采样电路、状态扩展电路；锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入；状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、使能信号EN接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态；解决了现有模拟锁相环系统的不足，实现了模拟锁相环状态检测电路简单，可靠性高，可移植性高，成本低。
一种适用于模拟锁相环锁定检测电路

[发明专利]锁相环、数字信号转换电路、芯片及环境探测设备-CN202110290364.8在审
发明人：历洪宇;尹辉;朱雪洲;向少卿 -专利权人：上海禾赛科技有限公司
申请日： 2021-03-18 - 公布日： 2022-09-27 - 主分类号： H03L7/18 文献下载
摘要：本申请实施例提供锁相环、数字信号转换电路、芯片及环境探测设备，锁相环包括：鉴频鉴相器；数字环路单元，用于根据所述锁相环的输入信号和反馈信号的相位差产生数字控制信号输出；模拟环路单元，用于根据所述锁相环的输入信号和反馈信号的相位差产生模拟电压控制信号输出；数字模拟控制振荡器，用于在所述数字控制信号及模拟电压控制信号的联合控制下，产生相应频率的输出信号；以及反馈单元。本申请实施例中的锁相环，通过两个环路单元产生模拟和数字的两路控制信号，并且改进的数字模拟控制振荡器可以受到两路控制信号的联合控制，吸取模拟和数字锁相环的优点且互补以克服缺陷，实现高性能的锁相环。
锁相环数字信号转换电路芯片环境探测设备

[发明专利]一种锁相环及其时钟产生方法和电路-CN201310169140.7有效
发明人：王军宁;潘锐 -专利权人：英特格灵芯片（天津）有限公司
申请日： 2013-05-09 - 公布日： 2018-04-13 - 主分类号： H03L7/18 文献下载
摘要：本发明提出一种产生时钟信号的锁相环。所述的锁相环包括数字控制单元，所述数字控制单元产生分频比调整信号；和模拟锁相环单元，所述模拟锁相环单元基于分频比调整信号对产生的时钟信号进行调整，其特征在于所述模拟锁相环单元通过对分频比调整信号进行响应来微调产生的时钟信号的频率这种锁相环避免了全模拟锁相环实现时的低带宽的限制，环路滤波器的电容和电阻可以集成到片内以节约成本，也避免了全数字锁相环抖动性能差失真率高的弊端。
一种锁相环及其时钟产生方法电路

[实用新型]一种锁相环及其时钟产生电路-CN201320248589.8有效
发明人：王军宁;潘锐 -专利权人：英特格灵芯片（天津）有限公司
申请日： 2013-05-09 - 公布日： 2013-11-27 - 主分类号： H03L7/08 文献下载
摘要：本实用新型提出一种锁相环及其时钟产生电路。所述的锁相环包括数字控制单元，所述数字控制单元产生分频比调整信号；和模拟锁相环单元，所述模拟锁相环单元基于分频比调整信号对产生的时钟信号进行调整，其特征在于所述模拟锁相环单元通过对分频比调整信号进行响应来微调产生的时钟信号的频率这种锁相环避免了全模拟锁相环实现时的低带宽的限制，环路滤波器的电容和电阻可以集成到片内以节约成本，也避免了全数字锁相环抖动性能差失真率高的弊端。
一种锁相环及其时钟产生电路

[发明专利]一种混合锁相环-CN201610563146.6有效
发明人：白旭;胡辉;付劲松;张超 -专利权人：北华航天工业学院
申请日： 2016-07-18 - 公布日： 2019-01-08 - 主分类号： H03L7/085 文献下载
摘要：本发明提出一种混合锁相环及锁相环频率锁定方法，包括时钟产生器、鉴频鉴相器、模拟比较器、压控振荡器、分频器、模/数转换器、微控制器、数/模转换器及环路滤波电路、固定增益放大器及电平调理电路、程控增益放大电路，该混合锁相环结构及频率锁定方法结合了全数字式锁相环和模拟锁相环的部分优点，使得本发明专利解决了锁相环的失锁问题，该结构的锁相环使得压控振荡器(VCO)处于任何工作频率条件下锁相环均可以进入锁定状态。基于该结构的锁相环结构简单，易于实现。
混合锁相环频率锁定方法

[发明专利]同步网络应用内的传输参考信号清理-CN201410085554.6无效
发明人： S·尼玛瓦卡尔;G·E·比尔斯;P·S·拜卓斯安;M·A·博尔多格纳;万泓 -专利权人： LSI公司
申请日： 2014-03-10 - 公布日： 2014-09-17 - 主分类号： H04J3/06 文献下载
摘要：在一个或多个实施例中，所述网络参考时钟处理器模块包括数字锁相环，所述数字锁相环被配置用于至少基本上衰减来自于参考信号的漂移噪声部分。所述网络参考时钟处理器模块还包括模拟锁相环，所述模拟锁相环通信地耦合至所述数字锁相环，并且被配置用于接收来自于所述数字锁相环的参考信号。所述模拟锁相环被配置用于衰减来自于参考信号的具有第一频率特性的抖动噪声部分并且用于将参考信号提供至通信地耦合到所述模拟锁相环的收发器。
同步网络应用传输参考信号清理

[发明专利]一种射频毫米波亚采样级联的DAC反馈锁相环-CN201910677851.2有效
发明人：刘马良;肖金海;朱樟明;杨银堂 -专利权人：西安电子科技大学
申请日： 2019-07-25 - 公布日： 2021-07-09 - 主分类号： H03L7/087 文献下载
摘要：本发明涉及一种射频毫米波亚采样级联的DAC反馈锁相环，包括：第一级锁相环和第二级锁相环，其中，所述第一级锁相环用于实现m分频的功能，包括分频模块和数字模拟转换器，所述分频模块用于对输入信号进行分频，分频后的信号作为所述数字模拟转换器的时钟信号，所述数字模拟转换器作为反馈电路根据所述时钟信号输出第一反馈信号；所述第二级锁相环用于实现n分频的功能；所述第二级锁相环的输入端与所述第一级锁相环的输出端连接，使得所述DAC反馈锁相环实现m*n分频的功能
一种射频毫米波采样级联 dac 反馈锁相环

[实用新型]一种锁定检测电路-CN201821197578.0有效
发明人：张潭;周骏;王龙峰;山永启;姚评 -专利权人：四川知微传感技术有限公司
申请日： 2018-07-26 - 公布日： 2018-11-02 - 主分类号： H03L7/095 文献下载
摘要：本实用新型公开了一种锁定检测电路，所述锁定检测电路包括：状态采样电路、状态扩展电路；锁相环鉴相器的输出信号VUP、锁相环鉴相器的输出信号VDN、锁相环的输入时钟信号Fin、锁相环的反馈时钟信号Fbck、使能信号EN接状态采样电路的输入；状态采样电路输出信号为XPL0、FDD信号，XPL0、FDD信号、使能信号EN接状态扩展电路的输入，PLOCK为锁相检测电路输出信号，PLOCK为高表示锁相环处于锁定状态，PLOCK为低表示锁相环处于失锁状态；解决了现有模拟锁相环系统的不足，实现了模拟锁相环状态检测电路简单，可靠性高，可移植性高，成本低。
检测电路输出信号锁相环状态采样电路锁定模拟锁相环锁相环鉴相使能信号状态扩展电路反馈时钟信号状态检测电路本实用新型可移植性输入时钟失锁

[发明专利]数字补偿模拟小数分频锁相环及控制方法-CN201910647534.6有效
发明人：石铭;王岩;邹韦华 -专利权人：晶晨半导体（上海）股份有限公司
申请日： 2019-07-17 - 公布日： 2023-04-28 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了数字补偿模拟小数分频锁相环及控制方法，属于电子技术领域。本发明采用数字补偿的方式对模拟锁相环的调制器量化噪声进行补偿，使得补偿效果不会受到工艺、电压、温度的影响，而且可以帮助模拟锁相环实现宽带应用。
数字补偿模拟小数分频锁相环控制方法

[发明专利]一种双模锁相环失锁检测装置及其检测方法-CN201711233381.8在审
发明人：陈志坚;李斌;陈鸿;吴朝晖 -专利权人：华南理工大学
申请日： 2017-11-30 - 公布日： 2018-05-08 - 主分类号： H03L7/183 文献下载
摘要：本发明公开了一种双模锁相环失锁检测装置，其中，包括分频时钟信号源、锁相环电路、数字检测模块、模拟检测模块和模式选择模块，所述的分频时钟信号源通过锁相环电路与模拟检测模块连接，所述数字检测模块的信号输入端分别连接一参考时钟信号源和分频时钟信号源，所述的模拟检测模块和数字检测模块均与模式选择模块连接。本发明的一种双模锁相环失锁检测装置能够实现锁相环在模拟和数字方法下的失锁检测，具有检测准确性高的特点。本发明还公开了该检测装置的检测方法。
一种双模锁相环失锁检测装置及其方法

[发明专利]一种基于集成锁相环的锁定频率方法-CN202210494275.X在审
发明人：杜小平;卢凯;秦腾达;徐湘云 -专利权人：成都贝尔普森电子技术有限公司
申请日： 2022-05-07 - 公布日： 2022-08-16 - 主分类号： H03L7/08 文献下载
摘要：本发明涉及一种基于集成锁相环的锁定频率方法。属于跳频通信技术领域。基于集成锁相环的锁定频率方法，基于锁定频率源电路实现，所述方法具体为：当进行集成锁相环配置时，第一模拟开关和第二模拟开关都先切换到常开端，运算放大器的反向端通过第一模拟开关与同向端互连，两个端点电压相同，运算放大器的输出处于悬空状态，由于输入电压不变，此时运算放大器输出保持以前的状态，第二模拟开关将集成锁相环的VT引脚直接连接至外部指定调谐电压，从而确保VT引脚在集成锁相环配置过程中受控；当集成锁相环配置完成后，第一模拟开关和第二模拟开关切换至常闭端，环路正常工作。
一种基于集成锁相环锁定频率方法

[发明专利]锁相环电路-CN202010803686.3在审
发明人：王夫月;陈博文;林越 -专利权人：南京矽典微系统有限公司
申请日： 2020-08-11 - 公布日： 2020-10-20 - 主分类号： H03L7/08 文献下载
摘要：本发明揭示了一种锁相环电路，此电路核心包括模拟的比例通路和数字的积分通路，其积分通路包含有两个数字积分器，可以联合或者分别去控制VCO电路。本发明克服了纯粹模拟锁相环或者纯数字锁相环电路的缺点，不仅可以在普通的输出固定的频率的锁相环的场合使用，还可以用在FMCW，SSC等特定场合的应用。
锁相环电路

[发明专利]用于锁相环的电源干扰抑制电路、锁相环电路-CN202310370154.9在审
发明人：白淼;仲冬冬;乔劲轩 -专利权人：格科微电子（上海）有限公司
申请日： 2023-04-07 - 公布日： 2023-07-21 - 主分类号： H03L7/081 文献下载
摘要：本发明公开了一种用于锁相环的电源干扰抑制电路、锁相环电路，锁相环通过外部电源供电，电源干扰抑制电路包括第一抑噪模块，用于抑制提供给锁相环中模拟单元的外部电源中的噪声；第一抑噪模块包括：源跟随器、第一电容、以及第一开关；源跟随器包括控制端、输入端和输出端；输入端连接外部电源，输出端连接锁相环中的模拟单元；第一电容连接在控制端和地之间；第一开关连接在控制端和输入端之间；源跟随器用于将外部电源传输给锁相环中的模拟单元本发明方案可以降低锁相环的电源噪声。
用于锁相环电源干扰抑制电路

[发明专利]一种多参考模式的数字锁相放大器-CN201710289510.9有效
发明人：蔡志岗;陈建宇;王自鑫;郑紫元;杨铃铃;方俊伟;李英生 -专利权人：中山大学
申请日： 2017-04-27 - 公布日： 2020-08-18 - 主分类号： H03L7/085 文献下载
摘要：本发明公开了一种多参考模式的数字锁相放大器，其包括顺次连接的模拟链路和数字模块；所述数字模块包括参考模式选择器及与其并联连接的多种参考锁相环；待测信号进入所述模拟链路，经过放大、滤波及模数转换处理为数字待测信号，经由所述参考模式选择器选择对应的参考模式后，实现锁相放大，并完成待测信号的相位和幅值的测量。所述模拟链路包括顺次连接的低噪声前置放大器、抗混叠滤波器和模数转换器。所述参考锁相环包括外部参考锁相环、互参考锁相环和外部参考锁相环。采用本发明，能够同时计算出幅值和相位，并且整体结构简单，无需增加任何模拟电路部件。
一种参考模式数字放大器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条