“控制时钟”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果5982318个，建议您升级VIP下载更多相关专利

[发明专利]一种定时器的处理方法及装置-CN202310567813.8在审
发明人：曾小光;蒋荟林;胡坚珉;肖龙光;吴家富;张立明;梁海丽 -专利权人：忆月启函（上海）科技有限公司
申请日： 2023-05-18 - 公布日： 2023-08-01 - 主分类号： G06F11/07 文献下载
摘要：本发明实施例涉及一种定时器的处理方法及装置，方法包括：通过时钟选择器接收多路时钟源并读取控制寄存器中的时钟编号，根据时钟编号选择多路时钟源中的一路作为预分频时钟源输入预分频器；预分频器根据控制寄存器中的预分频系数对预分频时钟源进行分频操作得到分频时钟源并通过时钟门控将分频时钟源作为定时器时钟源输入定时器；时钟门控通过读取控制寄存器中的时钟使能控制位控制是否输出定时器时钟源。定时器根据时钟门控输出的定时器时钟源的频率进行计数。本发明通过时钟选择器及预分频器实现定时器的多路时钟源选择及分频处理。
一种定时器处理方法装置

[发明专利]一种高精度延迟时钟生成电路及芯片-CN202211599819.5在审
发明人：刘帅;何代明 -专利权人：天津兆讯电子技术有限公司
申请日： 2022-12-12 - 公布日： 2023-05-23 - 主分类号： H03K5/133 文献下载
摘要：本发明公开了一种高精度延迟时钟生成电路及芯片。该延迟时钟生成电路包括时钟延迟链单元、延迟时钟输出单元、原始时钟输出单元和选通控制单元。其中，外部给定时钟信号端口与时钟延迟链单元及原始时钟输出单元的输入端连接；时钟延迟链单元的多个输出端分别与延迟时钟输出单元的多个输入端对应连接，延迟时钟输出单元的输出端与延迟时钟生成电路的第一输出端连接；原始时钟输出单元的输出端与延迟时钟生成电路的第二输出端连接；外部系统控制信号端口与选通控制单元的输入端连接，选通控制单元的输出端与延迟时钟输出单元及原始时钟输出单元的控制端连接。该延迟时钟生成电路实现了一个或多个延迟时钟信号的产生和可调输出。
一种高精度延迟时钟生成电路芯片

[发明专利]时钟分频器-CN201810191560.8有效
发明人：王海军;张辉;李丹;富浩宇;高远 -专利权人：上海贝岭股份有限公司
申请日： 2018-03-08 - 公布日： 2021-06-11 - 主分类号： H03K23/44 文献下载
摘要：本发明公开了一种时钟分频器，所述时钟分频器包括控制信号产生模块和分频信号产生模块；控制信号产生模块用于接收输入时钟信号和分频参数，并根据分频参数生成与输入时钟信号对应的控制信号，然后将控制信号发送至所述分频信号产生模块；分频信号产生模块用于接收输入时钟信号，并根据接收的控制信号生成与所述输入时钟信号对应的采样时钟信号；采样时钟信号对应的时钟周期的起始时钟沿跟随所述输入时钟信号对应的时钟周期的起始时钟沿同步变化。本发明保证分频产生的采样时钟信号在用作采样时钟时其对应的采样沿依然具有较好的时钟抖动性能，极大削弱采样时钟沿的时钟抖动性能对模数转换器采样高中频信号时的动态性能的制约。
时钟分频器

[发明专利]一种面向多控制器协同应用的错峰时钟同步方法-CN202110265967.2在审
发明人：冮明旭;刘明哲;闫炳均;王志平;胡波;张博 -专利权人：中国科学院沈阳自动化研究所
申请日： 2021-03-11 - 公布日： 2022-09-20 - 主分类号： H04J3/06 文献下载
摘要：本发明涉及一种面向多控制器协同应用的错峰时钟同步方法，属于网络通信领域。包括以下步骤：选取网络内时钟精度最高的控制器作为主时钟节点；从时钟节点接收到主时钟节点广播的时钟同步Sync报文后，依次延时一段时间发送时钟同步Req报文；主节点接收到时钟同步Req报文后，立即向发送方发送时钟同步Resp报文；从时钟节点计算传输路径延迟和时钟偏差，并根据时钟偏差调整本地时钟；直至网络内所有控制器完成时钟同步。本方法通过错开网络内主时钟节点与各个从时钟节点的时钟同步过程，在降低网络内时钟同步主节点数据处理负担的同时提高网络内控制器之间的时钟同步精度，有很好的应用前景。
一种面向控制器协同应用时钟同步方法

[发明专利]时钟控制装置及方法-CN202310516259.0在审
发明人：谢修鑫 -专利权人：瑞芯微电子股份有限公司
申请日： 2023-05-09 - 公布日： 2023-09-05 - 主分类号： G06F1/06 文献下载
摘要：一种时钟控制装置及方法，包括时钟源模块、时钟开关模块、外部器件控制器和外部输入口；时钟源模块的输出端通过时钟开关模块与外部器件控制器的时钟信号输入端相连，外部器件控制器的输入端与外部输入口相连；以及外部输入口与时钟开关模块的开关使能端相连本时钟控制装置在将外部输入口配置为响应于外部器件被接入到外部输入口，生成与外部输入口的状态相关联的接入检测信号，进而利用接入检测信号控制时钟开关模块输出时钟信号，使得外部器件控制器正常工作，在未有外部器件接入时能够关闭外部器件控制器的时钟，而在有外部器件接入时打开时钟进行感知，从而降低芯片功耗。
时钟控制装置方法

[发明专利]一种具有定时开关机功能的多媒体广告机-CN201610300559.5在审
发明人：彭晓曦;邓伟 -专利权人：成都优芯微电子技术有限公司
申请日： 2016-05-09 - 公布日： 2016-07-06 - 主分类号： G09F9/00 文献下载
摘要：本发明公开了一种具有定时开关机功能的多媒体广告机,包括中央控制模块、显示模块、时钟控制模块、读卡器模块、硬盘模块、时钟电源模块、供电系统和充电电池模块；供电系统和充电电池模块为中央控制模块提供电源；时钟控制模块、读卡器模块和硬盘模块均能与中央控制模块实现双向数据传输；中央控制模块控制显示模块播放广告信息；时钟控制模块通过I2C接口与中央控制模块连接，中央控制模块从时钟控制模块读取时钟信息；时钟电源模块为时钟控制模块提供独立的电源；时钟控制模块采用9LPRS485CGLF时钟芯片，中央控制模块为MCS‑51单片机，时钟电源模块采用CMOS电池。
一种具有定时开关机功能多媒体广告

[发明专利]半导体装置、半导体系统和操作半导体装置的方法-CN201710611810.4有效
发明人：李旼贞;金世勋;李宰坤 -专利权人：三星电子株式会社
申请日： 2017-07-25 - 公布日： 2023-05-23 - 主分类号： G06F1/12 文献下载
摘要：本发明提供了一种半导体装置，该半导体装置包括：用于控制第一时钟源的第一时钟控制电路；第二时钟控制电路，其响应于来自知识产权(IP)块的块时钟请求将第一时钟请求发送至第一时钟控制电路，并且控制从第一时钟源接收时钟信号的第二时钟源，以产生停止的时钟信号，即关断预定量的时间的时钟信号；以及驱动器电路，其用于接收块控制信号，并且在停止的时钟信号被输出至IP块的同时将块控制信号输出至IP块。
半导体装置系统操作方法

[发明专利]一种电视机时钟控制装置及使用其装置的方法-CN200810241255.1有效
发明人：独超强;王希沛 -专利权人：康佳集团股份有限公司
申请日： 2008-12-16 - 公布日： 2010-06-23 - 主分类号： H04N5/445 文献下载
摘要：本发明通过提供一种电视机时钟控制装置及使用其装置的方法，该装置通过在电视机上安装电子时钟显示装置，电视机控制单元及给时钟控制单元、电视机电源控制开关供电的电源模块，还包括有通过I2C总线与电视机控制单元连接的时钟控制单元；时钟控制单元包括：时钟控制器，分别与时钟控制器连接的遥控解码模块、时钟显示模块。充分利用现有的资源，达到合理利用，在用户不需要看电视画面时，可以将电视变成一个精美的数字时钟；该时钟不仅可以在电视画面与时钟显示之间自动切换，而且用户通过该功能还可以控制电视机进行定时开机、定时关机等操作
一种电视机时钟控制装置使用方法

[发明专利]异构多核处理器功耗控制装置及其功耗控制方法-CN201610917260.4有效
发明人：习伟;蔡田田;姚浩;陈波;郭晓斌;李鹏;杨祎巍;陈浩敏;蒋愈勇;王建邦 -专利权人：南方电网科学研究院有限责任公司
申请日： 2016-10-20 - 公布日： 2019-08-23 - 主分类号： G06F1/3293 文献下载
摘要：本发明涉及一种异构多核处理器功耗控制装置及其功耗控制方法，其装置包括n个CPU和m个IP，还包括时钟管理单元、电源管理单元和时钟控制单元，n和m均为大于1的整数；电源管理单元包括m个电源接口，各电源接口分别根据时钟管理单元的控制命令控制连接的IP的电源开断；时钟控制单元包括n+m个门控时钟模块，各门控时钟模块还分别连接一个CPU或者一个IP，各门控时钟模块分别根据时钟管理单元的控制命令控制连接的CPU或者IP的时钟开断；各CPU均能够控制时钟管理单元向任意电源接口或者任意门控时钟模块发送控制命令
多核处理器功耗控制装置及其方法

[发明专利]控制器局域网络的同步方法-CN201210431049.3有效
发明人：曾群;赵大鹏 -专利权人：上海联影医疗科技有限公司
申请日： 2012-11-01 - 公布日： 2018-08-31 - 主分类号： H04L7/00 文献下载
摘要：本发明提供了一种控制器局域网络的同步方法，包括：每个节点的数据帧的封装：在每个节点的网络控制器从控制器局域网络接收到数据时，将设置在节点的网络控制器上的时钟部件的第一当前时钟值与所述数据封装为数据帧；主控设备和网络控制器之间的时间协调：基于主控设备的主控时钟的时钟值或者时钟部件的第二当前时钟值，协调主控时钟与时钟部件的时钟；主节点与从节点之间的时间的同步：基于同步触发消息，将主节点的网络控制器的时钟部件的第三当前时钟值广播至从节点的网络控制器，从节点网络控制器根据接收的第三当前时钟值更新自身时钟部件的时钟。本发明能够确定消息数据到达的精确时间，有利于消除时间偏差，提高控制器局域网络的同步精度。
控制器局域网络同步方法

[发明专利]时钟控制装置、时钟控制方法、时钟控制程序及集成电路-CN200880004650.6有效
发明人：横山亮;谷川忠雄 -专利权人：松下电器产业株式会社
申请日： 2008-12-10 - 公布日： 2009-12-16 - 主分类号： G06F12/08 文献下载
摘要：指令检测部(235)，根据现在执行中的指令与后续于现在执行中的指令的后续指令的数据依赖关系，检测是否存在能够与顺序无关地加以执行的后续指令，时钟切换判断部(236)，接收存储器停顿的开始和结束的通知，判定是否正处于存储器停顿发生中，当判定为正处于存储器停顿发生中时，基于指令检测部(235)的检测结果，判断是将提供给CPU(200)的时钟信号切换为低时钟信号(239)还是停止，时钟切换部(237)，根据时钟切换判断部(236)的判断，切换时钟信号。
时钟控制装置方法控制程序集成电路

[发明专利]一种延迟锁相环防止错锁的电路及方法-CN201410521479.3有效
发明人：亚历山大 -专利权人：西安紫光国芯半导体有限公司
申请日： 2014-09-30 - 公布日： 2018-10-19 - 主分类号： H03L7/08 文献下载
摘要：本发明一种延迟锁相环防止错锁的电路包括DLL延迟链、DLL鉴相器、DLL逻辑控制电路、FB反馈电路、输入时钟分频器和反馈时钟分频器；输入时钟经DLL延迟链延迟后输出输出时钟；输出时钟经FB反馈电路后输出反馈时钟；DLL鉴相器比较经分频的输入时钟和反馈时钟的相位；DLL逻辑控制电路根据相位比较的结果控制DLL延迟链产生的输出时钟；输入时钟分频器和反馈时钟分频器分别用于将输入时钟和反馈时钟二分频。本发明所述方法将DLL鉴相器中移位寄存器接入的输入时钟和反馈时钟分别进行分频处理，原时钟信号的频率是分频后的输入时钟和反馈时钟频率的两倍；通过DLL逻辑控制电路控制输入时钟的上升沿和反馈时钟的上升沿对齐
一种延迟锁相环防止电路方法

[发明专利]一种防止主备时钟切换时总时钟输出产生毛刺的方法-CN03149923.6有效
发明人：马全红;周伟宁;魏孔刚;陈朗;涂君;王海清 -专利权人：华为技术有限公司
申请日： 2003-07-30 - 公布日： 2005-02-16 - 主分类号： G06F1/12 文献下载
摘要：本发明提供了一种防止主备时钟切换时总时钟输出产生毛刺的方法，该方法包括以下步骤：在主备时钟单元输出时钟信号相位相同的时段控制主备时钟单元允许切换，在主备时钟单元输出时钟信号相位不同时，产生为禁止主备时钟单元进行切换的切换使能信号；在主备时钟单元输出时钟信号相位相同时，产生为允许主备时钟单元进行切换的切换使能信号传送给主备控制模块进行切换控制。应用本发明，对主备时钟单元切换时刻进行控制，使得主备时钟单元的时钟切换不会出现在时钟跳变沿附近，保证时钟设备输出时钟相位的连续性。
一种防止时钟切换输出产生毛刺方法

[实用新型]时钟切换电路与微处理芯片-CN202320076825.6有效
发明人：张虚谷;康泽华;丁励;张剑云 -专利权人：珠海极海半导体有限公司;上海极海盈芯科技有限公司
申请日： 2023-01-09 - 公布日： 2023-06-30 - 主分类号： H03K5/135 文献下载
摘要：本申请实施例提供了一种时钟切换电路与微处理芯片。时钟切换电路包括时钟电路、信号获取电路与时钟选择电路；时钟电路包括第一时钟电路和第二时钟电路；时钟选择电路与第一时钟电路、第二时钟电路和信号获取电路连接，第一时钟电路与信号获取电路连接；信号获取电路，用于生成控制信号，并将控制信号发送至时钟选择电路；时钟选择电路，用于根据控制信号控制时钟切换电路工作，从而在一个时钟电路的选择被释放或无效后，才能进行另一个时钟电路的选择，避免了毛刺的产生，使时钟切换电路能够正常运行。
时钟切换电路处理芯片

[发明专利]一种时钟自适应访问MRAM的装置-CN201910026910.X有效
发明人：丁永林;林琳;廖湘萍;邱蔚 -专利权人：中电海康集团有限公司
申请日： 2019-01-11 - 公布日： 2020-11-06 - 主分类号： G11C11/16 文献下载
摘要：本发明公开了一种时钟自适应访问MRAM的装置，包括MRAM读写控制单元、时钟分频单元和时钟门控单元，MRAM读写控制单元产生最高时钟分频比，输出到时钟分频单元；根据输入的MRAM读写命令，产生时钟门控使能控制信号，输出到时钟门控单元；将输入的MRAM的读写命令，转换成MRAM的读写控制信号，输出到MRAM；时钟分频单元将外部输入时钟转换为访问MRAM最高频时钟，输出到时钟门控单元；时钟门控单元根据时钟门控使能控制信号，将访问MRAM最高频时钟，转换成MRAM读写时钟，输出到MRAM。本发明在采用MRAM替代SRAM的存储器架构设计中，不需要降低存储器的读写访问速度，也不需要重新设计外部访问存储器的控制逻辑，就可以根据输入时钟产生MRAM读写时钟信号，从而便于采用MRAM来替代SRAM
一种时钟自适应访问 mram 装置