专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9551392个,建议您升级VIP下载更多相关专利
  • [发明专利]一种访问外部存储的方法-CN200810111981.1有效
  • 林川 - 北京中星微电子有限公司
  • 2008-05-20 - 2008-09-24 - G06F13/18
  • 本发明公开了一种访问外部存储的方法,本发明通过设置体现外部存储自身物理特性的带宽优先级属性,并根据体现外部存储自身物理特性的带宽优先级属性判断决定是否赋予当前访问请求的访问权限,提高了设备访问外部存储的效率:最大可能地使得连续的数据访问尽量落在了同一个块的同一个行上,极大提高了连续访问外部存储的效率;在上一请求执行数据传输时,并行发出当前访问请求的命令和地址,减少了传输的命令延迟时间开销;通过保证连续的数据访问都是读或者写
  • 一种访问外部存储器方法
  • [发明专利]处理表的方法、访问表的方法和装置-CN201510274566.8有效
  • 王小忠;龚钧;郑远明 - 华为技术有限公司
  • 2015-05-26 - 2019-07-09 - G06F12/02
  • 该处理表的方法包括:处理在第一存储的运行状态达到预设条件的情况下,将已存储在第一存储的第一存储单元中的第一子表存储到第二存储的第二存储单元中,第二存储的剩余带宽高于第一子表被访问时占用的带宽,且第二存储的剩余存储空间大于所述第一子表占用的存储空间;处理在第一存储单元中删除第一子表;处理将第一子表与第二存储单元的对应关系发送给网络处理,以使网络处理将保存的第一子表与第一存储单元的对应关系更新为第一子表与第二存储单元的对应关系本发明通过将已存储存储中的部分子表搬移到其他存储中,能够减小高性能网络处理对内存的容量需求。
  • 处理方法访问装置
  • [发明专利]向星形拓扑串行总线接口委托网络处理操作-CN200880100883.6有效
  • J·J·朱;D·T.·哈斯 - NETLOGIC微系统公司
  • 2008-07-25 - 2010-11-03 - G06F15/16
  • 一种高级处理包括多个多线程处理内核,每个多线程处理内核均具有数据高速缓冲存储和指令高速缓冲存储。数据交换互连耦合到每个处理内核并用于在处理内核之间传递信息。消息收发网络耦合到每个处理内核和多个通信端口。数据交换互连通过其相应的数据高速缓冲存储耦合到每个处理内核,并且消息收发网络通过其相应的消息站耦合到每个处理内核。在本发明实施例的一个方面中,消息收发网络连接到高带宽星形拓扑串行总线,例如能够支持多个高带宽PCIe通道的PCIexpress(PCIe)接口。本发明的优点包括能够以高效且成本效益高的方式在计算机系统和存储之间提供高带宽通信。
  • 星形拓扑串行总线接口委托网络处理器操作
  • [发明专利]一种总线带宽使用峰值调整方法及装置-CN201911310833.7有效
  • 孙世玮 - 成都国科微电子有限公司
  • 2019-12-18 - 2022-11-15 - G06F13/16
  • 本申请公开了一种总线带宽使用峰值调整方法、装置、设备及可读存储介质。本申请公开的方法包括:接收调整图像处理过程所占用的总线带宽的指令;根据指令调整帧缓冲存储的色彩参数;根据色彩参数调整图像处理模块的配置参数;利用调整后的色彩参数和调整后的配置参数对传输至帧缓冲存储的图像进行处理,以调整图像处理过程所占用的总线带宽。图像处理过程所占用的带宽比较大,为避免其他功能与图像处理功能争抢设备中的带宽资源,本申请根据需要实时调整图像处理过程所占用的带宽大小,均衡了硬件设备中的总线带宽资源,保障了硬件设备的稳定运行。本申请提供的总线带宽使用峰值调整装置、设备及可读存储介质,同样具有上述技术效果。
  • 一种总线带宽使用峰值调整方法装置
  • [发明专利]低引脚数高带宽存储存储总线-CN201780037486.8有效
  • R·D·克里斯普 - 钰创科技股份有限公司
  • 2017-06-13 - 2022-11-22 - G06F13/00
  • 本发明提供了一种存储子系统,包括存储控制集成电路(IC)(120)、存储总线和存储IC(110),所有这些都使用比相同峰值带宽的普通DDR类型存储更少的信号。单个总线信号用于启动总线操作,一旦处于操作中,单个信号可以将寻址和控制信息与通过基于单总线信号的16位采样的串行协议的数据同时传送至存储IC(110)。可以通过添加附加数据和数据选通IO信号来调整总线带宽。这些附加的数据总线信号可仅用于数据和数据掩码传输。存储IC(110)的一个版本的物理布局调度邻近存储晶片的一个短边的切换信号端子,以在用于具有存储IC(120)的堆叠式晶片多芯片封装(100)中时,最小化控制IC(120)存储接口电路的晶片面积开销存储IC(110)接口信号放置和信号数量将存储总线信号的信号长度和电路最小化。
  • 引脚带宽存储器总线

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top