“乘加操作”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4570459个，建议您升级VIP下载更多相关专利

[发明专利]一种数据处理方法、装置、计算机设备及存储介质-CN202110132573.X有效
发明人：周军;周亮;常亮;王文强;吴飞;徐宁仪 -专利权人：成都商汤科技有限公司;电子科技大学
申请日： 2021-01-31 - 公布日： 2023-06-23 - 主分类号： G06T1/60 文献下载
摘要：本公开提供了一种数据处理方法、装置、计算机设备及存储介质，其中，该方法包括：基于矩阵操作数操作步长对乘加器阵列中的多个乘加器进行分组，得到至少一个乘加器组；利用所述至少一个乘加器组中的每个乘加器组，并行执行与所述每个乘加器组对应的数据处理任务本公开能使乘加器阵列可以同时处理多个数据处理任务，提高了乘加器阵列对数据处理任务的处理效率。另外，基于操作数操作步长对乘加器阵列进行分组使得原本对某一数据处理任务的处理结果无效的乘加器对另一个数据处理任务的处理结果有效，提高了乘加器阵列的利用率、减少了计算资源的浪费。
一种数据处理方法装置计算机设备存储介质

[发明专利]神经网络处理装置及其执行向量乘加指令的方法-CN201810914600.7有效
发明人：王秉睿;周聖元;张尧 -专利权人：上海寒武纪信息科技有限公司
申请日： 2018-08-08 - 公布日： 2022-05-31 - 主分类号： G06N3/063 文献下载
摘要：本发明提供一种处理装置，包括：存储器、寄存器单元、运算单元和控制单元；存储器存储向量；寄存器单元存储向量乘加指令，控制单元获取向量乘加指令，解析所述向量乘加指令得到操作码和操作域；根据所述操作码从存储器中获取参与向量乘加运算数据；运算单元对参与向量乘加运算的数据进行向量乘加运算。
神经网络处理装置及其执行向量指令方法

[发明专利]一种支持多模式乘加器的数据运算方法-CN201610196292.X有效
发明人：张志峰;吴俊;牛丽凡;任浩琪;雷蕾;陈鑫 -专利权人：同济大学
申请日： 2016-03-31 - 公布日： 2019-01-25 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及一种支持多模式乘加器的数据运算方法，用于支持多种单指令多数据流模式的乘法器中，实现32位、16位、8位的实复数乘加运算，该方法包括以下步骤：(1)向向量乘加器输入被乘数A、乘数B及加数C；(2)根据不同的单指令多数据流模式，生成源操作数AR、BR、CR、AI、BI及CI；(3)将源操作数AR、BR及CR作为实部乘加器的输入进行实数乘加运算，将源操作数AI、BI及CI作为虚部乘加器的输入进行复数乘加运算；(4)向量乘加器输出运算结果。
一种支持模式乘加器数据运算方法

[发明专利]一种大整数乘法Comba算法基于OpenMP的并行实现方法-CN201510220528.4有效
发明人：蒋丽娟;杨超;刘芳芳;赵玉文;解庆春 -专利权人：中国科学院软件研究所
申请日： 2015-05-04 - 公布日： 2017-08-25 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种大整数乘法Comba算法基于OpenMP的并行实现方法，基于64位无符号长整型整数操作，通过添加三个临时数组存储加乘操作计算得到的中间结果，从而解决加乘运算与进位运算的数据相关性，将加乘操作与进位操作分开执行在加乘操作阶段，基于中间结果每个数位求取时的计算独立性，通过OpenMP多线程编程采用动态调度策略实现加乘操作阶段的并行化，而进位阶段仍然串行执行来并行化Comba算法，提高算法效率。
一种整数乘法 comba 算法基于 openmp 并行实现方法

[发明专利]一种应用于FFT/IFFT的基4蝶形单元电路及其处理方法-CN201110022076.0无效
发明人：张萌;周传海;吴建辉;时龙兴;丁小军;李红;戴亮;罗毅;周应栋 -专利权人：东南大学
申请日： 2011-01-19 - 公布日： 2011-05-25 - 主分类号： G06F17/14 文献下载
摘要：一种应用于FFT/IFFT的基4蝶形单元电路及其处理方法，所述基4蝶形单元包括乘模块、加模块和控制模块，其中乘模块并行完成12个实数乘操作，其结果送给加模块；加模块对实数乘运算结果执行三个阶段的加/减法运算，控制模块控制加模块中加/减法器在各个阶段的操作数选择和操作符选择、运算结果的保存以及产生输出使能，通过复用2个加/减法器完成基4蝶形单元中的全部加/减法运算，大大地减少硬件资源。同时本发明在乘模块和加模块之间插入中间寄存器，构造乘模块和加模块在整体上的流水线处理结构，提高基4蝶形运算单元的运算速度，从而提高FFT/IFFT的处理速度。
一种应用于 fft ifft 蝶形单元电路及其处理方法

[实用新型]一种应用于FFT/IFFT的基4蝶形单元电路-CN201120017083.7无效
发明人：张萌;周传海;吴建辉;时龙兴;丁小军;李红;戴亮;罗毅;周应栋 -专利权人：东南大学
申请日： 2011-01-19 - 公布日： 2011-09-28 - 主分类号： G06F17/14 文献下载
摘要：一种应用于FFT/IFFT的基4蝶形单元电路，所述基4蝶形单元包括乘模块、加模块和控制模块，其中乘模块并行完成12个实数乘操作，其结果送给加模块；加模块对实数乘运算结果执行三个阶段的加/减法运算，控制模块控制加模块中加/减法器在各个阶段的操作数选择和操作符选择、运算结果的保存以及产生输出使能，通过复用2个加/减法器完成基4蝶形单元中的全部加/减法运算，大大地减少硬件资源。同时本实用新型在乘模块和加模块之间插入中间寄存器，构造乘模块和加模块在整体上的流水线处理结构，提高基4蝶形运算单元的运算速度，从而提高FFT/IFFT的处理速度。
一种应用于 fft ifft 蝶形单元电路

[发明专利]一种浮点乘加器-CN202210350374.0在审
发明人：王嗣茗;杨思博;李明;李世平;郝明 -专利权人：江苏华创微系统有限公司;中国电子科技集团公司第十四研究所
申请日： 2022-04-02 - 公布日： 2022-07-12 - 主分类号： G06F7/487 文献下载
摘要：本发明公开一种浮点乘加器，实现形式为A*B+C的浮点乘加运算，浮点乘加器采用三级流水线方式实现浮点乘加运算，第一流水节拍完成浮点乘法，第二流水节拍完成加法，第三流水节拍完成舍入操作和例外判断，并输出最终结果优点：本发明浮点乘加器，实现单双精度浮点数乘加运算，并且支持非规格化数的三级流水线架构。
一种浮点乘加器

[发明专利]用于人工智能设备的核心计算单元处理器及加速处理方法-CN201810863952.4有效
发明人：李云鹏;倪岭;邹云晓;邵平平;郑金山 -专利权人：上海天数智芯半导体有限公司
申请日： 2018-08-01 - 公布日： 2022-11-08 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种用于人工智能设备的核心计算单元处理器及处理方法，所述处理器设有多个神经元，其特征在于，所述神经元由多个乘加器组组成，所述乘加器组包括多个乘加器单元，所述乘加器单元具有累加、最大值和最小值的操作功能，各神经元内的乘加器组数量相同，各乘加器组内的乘加器单元数量相同，一个神经元内的乘加器组共享相同的输入激活数据，一个神经元内的乘加器组处理不同的内核权重数据，但不同神经元内相同位序的乘加器组处理同一内核权重数据，各个乘加器组之间没有数据转换。本发明以重复使用权重和激活的方式来安排内核，可快速地从缓存中获取数据并将它们广播到多个乘加器MAC中，以获得的更高的处理效率，降低功耗。
用于人工智能设备核心计算单元处理器加速处理方法

[发明专利]用于SIMD向量微处理器的多功能浮点乘加运算装置-CN201010559300.5有效
发明人：陈书明;杨惠;万江华;孙永节;孙锁林;胡封林;余再祥;罗恒;吴虎成;胡春媚;汪东;唐涛 -专利权人：中国人民解放军国防科学技术大学
申请日： 2010-11-25 - 公布日： 2011-03-16 - 主分类号： G06F9/302 文献下载
摘要：本发明公开了一种用于SIMD向量微处理器的多功能浮点乘加运算装置，它包括挂载于向量处理阵列（5）的每个向量处理单元（51）中的操作数准备单元（1）和浮点快速融合乘加单元（2），操作数准备单元（1）将输入的源操作数处理得到指数、尾数和符号位分离的操作数并输出至浮点快速融合乘加单元（2），浮点快速融合乘加单元（2）用于对所述操作数进行浮点乘加运算获取运算结果并将运算结果写回所述操作数准备单元（1）。
用于 simd 向量微处理器多功能浮点运算装置

[发明专利]乘加器-CN201210041630.4有效
发明人：王军宁;邹丽娜;朱建彰;王强 -专利权人：京微雅格（北京）科技有限公司
申请日： 2012-02-21 - 公布日： 2013-08-21 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及一种乘加器，所述乘加器包括一个以上的子乘加器，所述乘加器包括两个子乘加器，每个所述子乘加器具体包括：部分积产生器，用于对小于第一位数阈值的乘数和小于第一位数阈值的被乘数相乘，获得部分积数据；部分积压缩器本发明的乘加器可以实现1个18*18bit或2个并行9*9bit的乘法、加法和累加操作，资源利用率高；在操作数较大位宽时提高了运算速度；在操作数较小位宽时，提高了资源的利用率。
乘加器

[发明专利]一种密钥抗功耗攻击的方法-CN201510256515.2有效
发明人：乌力吉;韩晓薇;张向民;王蓓蓓 -专利权人：清华大学
申请日： 2015-05-19 - 公布日： 2018-04-20 - 主分类号： H04L9/08 文献下载
摘要：本发明公开了一种密钥抗功耗攻击的方法，该方法包括利用预设原子块来进行标量乘中的倍点和/或点加操作，其中，预设预设原子块包括模乘操作、加法操作和减法操作。该方法将原子算法概念与公钥密码算法的特殊性相结合，优化了点加操作以及倍点操作的流程，通过引入相应变量来控制标量乘的内部循环，把标量乘转换为模乘‑加‑减为一组的原子块循环，该方法大大节省了标量乘所需要的运算量
一种密钥功耗攻击方法

[发明专利]矩阵乘法器及其操作方法-CN202110633358.8在审
发明人：陈建文;阮郁善;张志维;林永隆 -专利权人：创鑫智慧股份有限公司
申请日： 2021-06-07 - 公布日： 2022-11-08 - 主分类号： G06F17/16 文献下载
摘要：本发明提供一种矩阵乘法器及其操作方法。矩阵乘法器包含多条第一输入线、多条第二输入线以及运算数组。运算数组包括多个乘加运算胞。乘加运算胞中的第一乘加运算胞耦接至第一输入线中的对应第一输入线与第二输入线中的对应第二输入线，以接收第一输入值与第二输入值来进行乘加运算。当第一输入值以及第二输入值其中至少一个为指定值时，第一乘加运算胞的乘加运算为禁能。
矩阵乘法器及其操作方法

[发明专利]卷积神经网络加速器-CN202110849929.1在审
发明人：郑海生;余蓓;沈小勇;吕江波;贾佳亚 -专利权人：深圳思谋信息科技有限公司;上海思谋科技有限公司
申请日： 2021-07-27 - 公布日： 2021-10-26 - 主分类号： G06N3/063 文献下载
摘要：本申请涉及人工智能技术领域，提供一种卷积神经网络加速器，包括：对多通道特征图进行并行运算的多个乘加树以及每一乘加树后串行连接的缩放操作器和加法器；所述乘加树，用于对量化权重数据和对应的其中一个通道的特征图的量化特征数据进行乘加运算，得到对应通道的特征图的乘加运算结果；所述缩放操作器，用于对所述对应通道的特征图的乘加运算结果进行缩放操作，得到所述对应通道的特征图的缩放运算结果；所述加法器，用于对所述对应通道的特征图的缩放运算结果进行零点调整
卷积神经网络加速器

[发明专利]用于反规格化操作数的基于模式的乘加处理器-CN201310025986.3无效
发明人：肯尼思·艾伦·多克瑟尔;帕蒂克·苏尼尔·拉尔 -专利权人：高通股份有限公司
申请日： 2007-04-27 - 公布日： 2013-06-05 - 主分类号： G06F7/499 文献下载
摘要：本申请涉及用于反规格化操作数的基于模式的乘加处理器。在反规格化支持模式中，使用浮点加法器的规格化电路来规格化或反规格化浮点乘法器的输出。以推测方式将每一浮点乘法指令转换为乘加指令，其中将加数强制为零。如果所述操作数将不产生非规格化中间乘积或反规格化最终乘积，那么(例如)通过操作数转发来抑制所述加法操作。另外，用具有零加数的乘加指令取代每一非融合浮点乘加指令，且将具有原始乘加指令的加数的浮点加法指令插入到指令流中。如果非规格化中间结果或反规格化最终结果将不发生，那么可将所述加数恢复到所述乘加指令并将所述加法指令转换为NOP。
用于规格化作数基于模式处理器

[发明专利]用于神经网络的复合运算单元、方法和电子设备-CN201710173598.8有效
发明人：陈亮;凌坤;黄畅;周峰;黄李超 -专利权人：南京地平线机器人技术有限公司
申请日： 2017-03-22 - 公布日： 2020-09-01 - 主分类号： G06N3/063 文献下载
摘要：该复合运算单元包括：乘加模块，用于接收前一层的输出数据和当前层的权重值，并且根据该当前层的权重值来对该前一层的输出数据执行乘加运算，以生成乘加运算结果；逐点操作模块，用于接收该乘加运算结果，根据第一存储器的存储数据来获取特定层的输出数据，该特定层位于该当前层之前，并且对该特定层的输出数据和该乘加运算结果执行逐点操作，以生成逐点操作结果；以及输出模块，用于将该逐点操作结果作为当前层的输出数据写入到第二存储器中。因此，可以在神经网络中实现复合型运算，通过将多个操作合并成一个操作，减少了对存储器的访问，提高了计算效率并降低了功耗。
用于神经网络复合运算单元方法电子设备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条