“三输入或非门”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果4662613个，建议您升级VIP下载更多相关专利

[发明专利]一种输入欠压保护型恒流电源-CN201510170366.8有效
发明人：刘振湖 -专利权人：深圳市聚多能科技股份有限公司
申请日： 2015-04-04 - 公布日： 2017-05-03 - 主分类号： H05B37/02 文献下载
摘要：本发明公开了一种输入欠压保护型恒流电源，提供输入欠压保护电路，耦接在电源电路与外网电源之间，当外网电源输入电压低于设定值时，将开关电源断电，输入电压正常时，或非门电路U4输入端为低电平，或非门电路U4输出低电平当输入电压低于85V时，电阻分压值降低为低电平，此时或非门电路U4输入均为低电平，输出高电平，三极管Q7饱和导通，继电器K1的线圈得电，继电器K1的常闭触头断开，开关电源断电，开关电源电路得到保护，实现低电压时快速切断供电以保护电源的目的
一种输入保护流电

[发明专利]一种驱动电路及芯片-CN202211138890.3在审
发明人：金楠;崔凤敏;霍晓强;叶娟 -专利权人：上海南麟电子股份有限公司
申请日： 2022-09-19 - 公布日： 2022-12-20 - 主分类号： H02M1/088 文献下载
摘要：本发明提供一种驱动电路及芯片，用于驱动DCDC降压电路，包括：控制模块、检测模块、振荡模块、调制模块、触发模块、第一或非门及第一非门，其中：检测模块与第一控制信号及驱动DCDC降压电路中自举电容连接；调制模块输出调制信号；触发模块在自举电压欠压时，输出超前于调制信号的触发信号；第一或非门的输入端连接于调制模块与触发模块的输出端；第一非门的输入端连接于第一或非门的输出端；振荡模块的输入端连接于第一非门的输出端；控制模块的输入端与第一非门及振荡模块的输出端连接
一种驱动电路芯片

[发明专利]电压顺序输出电路-CN201010579051.6有效
发明人：侯全才 -专利权人：鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
申请日： 2010-12-08 - 公布日： 2012-07-11 - 主分类号： H03K19/20 文献下载
摘要：一种电压顺序输出电路，用于向多个电子设备依次输出启动电压，第一控制电路包括或非门及第一电开关，或非门的输入端连接第一及第二输入端，或非门的输出端连接第一电开关的第一端，第一电开关的第二端连接电压输出电路，第一电开关的第三端连接电压源；电压输出电路包括第二及第三电开关，第二电开关的第一端连接第一输入端及经第一电阻连接电压源，第二电开关的第二端连接第一电开关的第二端，第二电开关的第三端连接第一输出端及第三电开关的第二端，第三电开关的第一端连接第二输入端及经第二电阻连接电压源，其第三端连接第二输出端。
电压顺序输出电路

[发明专利]电压顺序输出电路-CN201610012412.6有效
发明人：不公告发明人 -专利权人：深圳迈辽技术转移中心有限公司
申请日： 2010-12-08 - 公布日： 2019-02-22 - 主分类号： H03K19/0185 文献下载
摘要：一种电压顺序输出电路，用于向多个电子设备依次输出启动电压，第一控制电路包括或非门及第一电开关，或非门的输入端连接第一及第二输入端，或非门的输出端连接第一电开关的第一端，第一电开关的第二端连接电压输出电路，第一电开关的第三端连接电压源；电压输出电路包括第二及第三电开关，第二电开关的第一端连接第一输入端及经第一电阻连接电压源，第二电开关的第二端连接第一电开关的第二端，第二电开关的第三端连接第一输出端及第三电开关的第二端，第三电开关的第一端连接第二输入端及经第二电阻连接电压源，其第三端连接第二输出端。
电压顺序输出电路

[发明专利]电压顺序输出电路-CN201610012403.7有效
发明人：不公告发明人 -专利权人：南京瑞贻电子科技有限公司
申请日： 2010-12-08 - 公布日： 2019-03-26 - 主分类号： H03K19/0185 文献下载
摘要：一种电压顺序输出电路，用于向多个电子设备依次输出启动电压，第一控制电路包括或非门及第一电开关，或非门的输入端连接第一及第二输入端，或非门的输出端连接第一电开关的第一端，第一电开关的第二端连接电压输出电路，第一电开关的第三端连接电压源；电压输出电路包括第二及第三电开关，第二电开关的第一端连接第一输入端及经第一电阻连接电压源，第二电开关的第二端连接第一电开关的第二端，第二电开关的第三端连接第一输出端及第三电开关的第二端，第三电开关的第一端连接第二输入端及经第二电阻连接电压源，其第三端连接第二输出端。
电压顺序输出电路

[实用新型]移动式电源的升压自动识别-CN201520714858.4有效
发明人：霍建龙;王超 -专利权人：无锡鹏芯微电子有限公司
申请日： 2015-09-15 - 公布日： 2015-12-30 - 主分类号： H02J7/00 文献下载
摘要：本实用新型公开了一种移动式电源的升压自动识别，包括中央控制芯片与自动识别电路，自动识别电路包括三组相互串联的场效应管，其中每组场效应管包括相互并联的两个场效应管，三组场效应管串联连接或非门电路的输出端，或非门电路的两个输入端分别连接另一个或非门电路的输出端和与门电路的输出端连接的倒相放大器的输出端，另一个非门电路的一个输入端通过一个倒相放大器和与门电路的一个输入端均连接电芯的输出端，电芯的输入端与保护电路连接
移动式电源升压自动识别

[发明专利]仲裁电路-CN201710866229.7有效
发明人：张昭勇;林世钦;王维偿 -专利权人：智原科技股份有限公司
申请日： 2017-09-22 - 公布日： 2022-11-29 - 主分类号： H03K19/20 文献下载
摘要：一种可快速脱离亚稳态的仲裁电路，包括：第一或非门，第一输入接收第一请求信号，第二输入连接至第一节点，输出端连接至第二节点；第二或非门，第一输入接收第二请求信号，第二输入连接至第二节点，输出端连接至第一节点；第一晶体管，源极连接至第一节点，栅极连接至第二节点，漏极产生第一确认信号；第二晶体管，源极连接至电源电压，栅极连接至第二节点，漏极连接至第一晶体管的漏极；第三晶体管，源极连接至第二节点，栅极连接至第一节点，漏极产生第二确认信号；第四晶体管，源极连接至电源电压，栅极连接至第一节点，漏极连接至第三晶体管的漏极；上拉电路，连接至第一节点、第二节点、第一或非门的第一输入端以及第二或非门的第一输入端。
仲裁电路

[发明专利]一种能够消除亚稳态的多电源系统上电检测电路-CN201710017245.9有效
发明人：张晓晨 -专利权人：西安紫光国芯半导体有限公司
申请日： 2017-01-10 - 公布日： 2019-07-05 - 主分类号： G06F1/28 文献下载
摘要：该上电检测电路主要由外部电源、外部电源电平检测单元、N个内部电源、N个内部电源电平检测及电平转换单元、以及N+1输入的或非门，所述外部电源电平检测单元的输出和N个内部电源电平检测及电平转换单元的输出共同形成该或非门的N+1输入；该或非门的输出即为上电检测电路的最终输出；每个内部电源电平检测及电平转换单元中，通过增加初始态锁存器，用以设定内部电源电平转换信号(与内部电源对应的或非门输入信号)的初始值，并进行锁存，直至内部电源电压达到设定的内部电源检测阈值之后才将其释放
一种能够消除亚稳态电源系统检测电路

[发明专利]触发器设计的改进-CN01121684.0有效
发明人： I·罗伯特森;R·辛普森 -专利权人：德克萨斯仪器股份有限公司
申请日： 2001-06-06 - 公布日： 2002-02-27 - 主分类号： H03K3/00 文献下载
摘要：锁存电路27包括反相器28和与非门29。锁存电路30包括反相器31和三态或非门32。当CLK(时钟输入信号)和CLRZ(清零输入信号的反相)都为低时,三态或非门32的输出被强迫为低。当CLK为高和CLRZ为低时,与非门29的输出被强迫为高,从而反相器28的输入为高而反相器31的输入为低,借此迫使Q为低和QZ为高。由此,当CLRZ为低时,所述输入Q和QZ被分别强迫为低和高,而不用考虑所述CLK的输入状态。
触发器设计改进

[发明专利]一种高速低功耗四/五预分频器-CN201810458057.4在审
发明人：魏启迪;朱晓锐;章国豪 -专利权人：广东工业大学
申请日： 2018-05-14 - 公布日： 2018-07-24 - 主分类号： H03K23/00 文献下载
摘要：本发明公开了一种高速低功耗四/五预分频器，包括：第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；或非门第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；第三级真单相时钟触发器DFF2的输出端通过非门N3连接或非门N1的第一输入端；或非门N1的第二输入端连接控制信号M。
单相时钟触发器输出端或非门第三级输入端连接预分频器栅极连接低功耗第一级非门漏极从锁存器控制信号源极连接主锁存器输入端

[实用新型]一种高速低功耗四/五预分频器-CN201820713404.9有效
发明人：魏启迪;朱晓锐;章国豪 -专利权人：广东工业大学
申请日： 2018-05-14 - 公布日： 2018-12-28 - 主分类号： H03K23/00 文献下载
摘要：本实用新型公开了一种高速低功耗四/五预分频器，包括：第一级真单相时钟触发器DFF1、第二级真单相时钟触发器DFF2、第三级真单相时钟触发器DFF3、或非门N1、NMOS晶体管M1和NMOS晶体管M2；或非门第一级真单相时钟触发器DFF1的输出端与NMOS晶体管M1的栅极连接；NMOS晶体管M1的漏极连接至第二级真单相时钟触发器DFF2的第二主锁存器输出端与第二从锁存器之间；第二级真单相时钟触发器DFF2的输出端通过非门N2与第三级真单相时钟触发器DFF2的输入端连接；第三级真单相时钟触发器DFF2的输出端通过非门N3连接或非门N1的第一输入端；或非门N1的第二输入端连接控制信号M。
单相时钟触发器输出端或非门第三级输入端连接预分频器栅极连接低功耗第一级非门漏极本实用新型从锁存器控制信号源极连接主锁存器输入端

[实用新型]一种NMOSFET功率管驱动电路-CN201921330227.7有效
发明人：王冬峰;刘桂芝;赵寿全;夏虎 -专利权人：无锡麟力科技有限公司
申请日： 2019-08-15 - 公布日： 2020-04-03 - 主分类号： H03K19/0944 文献下载
摘要：本实用新型涉及功率管控制技术领域,公开了一种NMOSFET功率管驱动电路，包括第一与非门、第二与非门、第一或非门、第二或非门、第一反向器、第二反向器、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管，第三PMOS管和第三NMOS管的栅极电压为被驱动功率管的栅极输入电压。本实用新型采用分段驱动方式，控制功率管开启和关闭过程中的栅极输入电压变化速度，减缓功率管导通和关闭过程中产生的栅极输入电压的过冲和震荡，减小漏端电流的尖峰，进而减少功率管开关过程对系统其它电路产生的电磁干扰
一种 nmosfet 功率管驱动电路

[实用新型]一种驱动自安装的4G USB上网棒-CN202123365326.9有效
发明人：贺奎炎;王中华;贺慧媛 -专利权人：苏州斯拓锐网络科技有限公司
申请日： 2021-12-29 - 公布日： 2022-06-10 - 主分类号： H04W88/02 文献下载
摘要：共存器用于处理资源请求以及控制第一无线块或第二无线块的运行，第一无线块和第二无线块的输出端与无线联网单元连接，无线联网单元通过4G拨号联网；共存器包括同步计数器，同步计数器的状态计算器为串行进位加法器，其偶数位由反相器和“或非门”组成，奇数位为“与非门”，反相器与“或非门”的一个输入端连接，“或非门”的输出端与“与非门”的一个输入端连接，“与非门”的输出端与下一偶数位的“或非门”的一个输入端连接。
一种驱动安装 usb 上网

[发明专利]一种差分逻辑存储器行列选择电路和芯片-CN201811364490.8有效
发明人：徐煜明;陈荣盛;覃俣宁;吴朝晖;李斌;李国元 -专利权人：华南理工大学
申请日： 2018-11-16 - 公布日： 2021-05-14 - 主分类号： G11C11/4063 文献下载
摘要：，电路采用单极型金属氧化物薄膜晶体管工艺制造，其包括计数器和译码器；所述计数器由第1至第n个D触发器级联而成；n≥2且n为正整数；所述译码器由第1至第2n个多输入或非门构成；所述第1至第2n个多输入或非门结构相同且均由若干个差分逻辑或门和若干个差分逻辑或非门构成，所述差分逻辑或门和差分逻辑或非门均包括第一至第六n型薄膜晶体管。本发明采用差分逻辑或门和差分逻辑或非门替代伪CMOS逻辑门构成译码器；在稳态时，该差分逻辑或门和差分逻辑或非门不存在电源到地的低阻抗通路，因此静态功耗为零，大大减少了器件的功耗。
种差逻辑存储器行列选择电路芯片

[发明专利]具有延时单元的全异步自建时钟电路-CN201610456956.1在审
发明人：连颖 -专利权人：成都锐成芯微科技股份有限公司
申请日： 2016-06-22 - 公布日： 2017-12-29 - 主分类号： H03M1/38 文献下载
摘要：本发明公开了一种具有延时单元的全异步自建时钟电路，包括比较器、与所述比较器相连的或门、与所述或门相连的或非门及与所述或非门及所述比较器相连的延时单元，所述比较器对输入的模拟信号进行逐次比较与转换后，输出数字信号，并通过所述或门的输出端产生每一位信号的比较结果至所述或非门，所述延时单元连接于所述或非门与所述比较器之间，对所述或非门输出的信号进行延时并产生时钟信号至所述比较器。
具有延时单元异步自建时钟电路