“隧穿绝缘层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3249236个，建议您升级VIP下载更多相关专利

[发明专利]一种基于压电隧道效应的MEMS磁场传感器及测量磁场方法-CN202111344254.1在审
发明人：陈洁;颜子尧;张中锦;单婉婷;黄旭庭 -专利权人：东南大学
申请日： 2021-11-15 - 公布日： 2022-02-18 - 主分类号： G01R33/00 文献下载
摘要：本发明公开了一种基于压电隧道效应的MEMS磁场传感器及测量磁场方法，磁场传感器包括衬底p‑GaN、绝缘层Al2O3、磁致伸缩层在磁场作用下，由于磁致伸缩效应，磁致伸缩层将会对压电衬底施加应力，应力导致GaN中会产生压电势。晶体内压电势将作为栅极电压来调节电荷传输行为，即绝缘层隧穿势垒的高度和宽度被调制，从而调制隧穿运输，I‑V曲线发生相应的变化。由I‑V曲线的变化即可得到相应的磁场信息。该磁场传感器结构简单，灵敏度高。
一种基于压电隧道效应 mems 磁场传感器测量方法

[发明专利]具有突变隧穿结的PNIN/NPIP型绝缘层上张应变锗TFET及制备方法-CN201510555923.8有效
发明人：李妤晨 -专利权人：西安科技大学
申请日： 2015-09-02 - 公布日： 2018-01-05 - 主分类号： H01L21/335 文献下载
摘要：本发明涉及一种具有突变隧穿结的PNIN/NPIP型绝缘层上张应变锗TFET及制备方法，该制备方法包括制备绝缘层上张应变锗衬底；采用刻蚀工艺形成浅沟槽隔离；在衬底上表面采用光刻工艺形成漏区图形并采用带胶离子注入工艺形成漏区；在衬底上采用刻蚀工艺形成源区沟槽；采用倾斜离子注入工艺向源区沟槽靠近沟道区的侧壁注入离子形成薄层掺杂区；在源区沟槽内淀积锗材料并进行原位掺杂形成源区；在衬底上表面依次形成栅界面层、栅介质层和前栅极层，采用刻蚀工艺形成前栅；在衬底下表面生长背栅极层，采用刻蚀工艺形成背栅；光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅和背栅的金属引线，最终形成具有突变隧穿结的PNIN/NPIP型绝缘层上张应变锗
具有突变隧穿结 pnin npip 绝缘层上张应变 tfet 制备方法

[发明专利]真空隧穿器件及制造其的方法-CN202210973702.2在审
发明人：田昌勳;张宰银;许秀珍;金昭熙;张岘瑀;崔箕洵 -专利权人：三星电子株式会社;大邱庆北科学技术院
申请日： 2022-08-15 - 公布日： 2023-04-11 - 主分类号： H01L21/764 文献下载
摘要：提供了一种真空隧穿器件和制造该真空隧穿器件的方法，所述方法包括：在基底上形成隧穿器件；在基底上形成绝缘夹层，使得绝缘夹层具有暴露隧穿器件的开口；以及在真空腔室中执行倾斜沉积工艺，以在绝缘夹层上形成密封层，使得密封层填充开口的上部。
真空器件制造方法

[发明专利]一种双磁性隧道结的刻蚀方法-CN201510867718.5在审
发明人：左正笏;李辉辉;徐庶;蒋信;韩谷昌;刘瑞盛;孟皓;刘波 -专利权人：中电海康集团有限公司
申请日： 2015-12-01 - 公布日： 2016-03-02 - 主分类号： H01L43/12 文献下载
摘要：本发明涉及一种双磁性隧道结的刻蚀方法，具体如下：在需要留下双磁性隧道结堆部分采用光刻法制备出所需形状的硬模板和硬模板缓冲层，接着以按照硬模板形状从顶电极开始刻蚀，需要刻蚀的部分从顶电极开始刻蚀，依次刻蚀掉顶电极、第一反铁磁层和第一钉扎层，到第一隧穿层时停止刻蚀，沉积第一绝缘层，继续刻蚀自由层直到第二隧穿层停止，再沉积第二绝缘层，继续刻蚀第二钉扎层和第二反铁磁层，直到底电极为止，最后将残余的硬模板和硬模板缓冲层刻蚀得到最后形状本发明的第一和第二绝缘层克服了加工双磁性隧道结过程中容易短路等问题，本方法制备的双磁性隧道结堆具有短路现象少等优点，可用于加工制备基于双磁性隧道结堆的MRAM。
一种磁性隧道刻蚀方法

[发明专利]凹槽内嵌栅绝缘隧穿增强晶体管及其制造方法-CN201410742677.2有效
发明人：靳晓诗;刘溪 -专利权人：沈阳工业大学
申请日： 2014-12-08 - 公布日： 2018-05-22 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种凹槽内嵌栅绝缘隧穿增强晶体管，对比同尺寸MOSFETs或TFETs器件，所采用的设计方案在不增加芯片面积的前提下实现了低寄生电容和低反向泄漏电流的优点。利用隧穿绝缘层阻抗与其内部场强间极为敏感的相互关系实现优秀的开关特性；通过发射极将隧穿信号增强实现了优秀的正向导通特性；对比于普通平面结构，避免了发射区、基区和集电区沿水平方向依次排列，因此节省了芯片面积另外本发明还提出了一种凹槽内嵌栅绝缘隧穿增强晶体管的具体制造方法。该晶体管显著改善了纳米级集成电路单元的工作特性，适用于推广应用。
凹槽内嵌栅绝缘增强晶体管及其制造方法

[发明专利]一种基于三元材料平面隧穿效应的光电探测器及制备方法-CN202210255904.3在审
发明人：付贵;杨明晔;杨明;张小强;朱新宇 -专利权人：中国民用航空飞行学院
申请日： 2022-03-15 - 公布日： 2022-08-19 - 主分类号： H01L31/032 文献下载
摘要：本发明公开了一种基于三元材料平面隧穿效应的光电探测器及制备方法，利用新型三元材料作为主体敏感薄膜层材料，通过差平面隧穿效应达到调制光电探测器电流响应度和响应速度的目的。所述探测器结构从下到上依次包括：衬底、绝缘层、新型三元材料、绝缘氧化物层材料、其他薄膜材料、金属电极。本发明主要针对的是三元量子材料，新型三元材料具有在空气中稳定性、超高的载流子迁移率、适中的带隙、出色的稳定性和优异的机械性能，本发明利用三元材料的这些特性，将其与其他薄膜材料复合制备面隧穿效应光电探测器，可以拓宽器件的响应光谱范围和提高器件光电性能，本发明的器件在隧穿效应的作用下具有响应速度快、响应度高、响应光谱范围广等特点。
一种基于三元材料平面效应光电探测器制备方法

[实用新型]一种基于三元材料平面隧穿效应的光电探测器-CN202220561718.8有效
发明人：付贵;郭广哲;方林逸;胡伟豪;周煜博 -专利权人：中国民用航空飞行学院
申请日： 2022-03-15 - 公布日： 2022-09-02 - 主分类号： H01L31/032 文献下载
摘要：本实用新型公开了一种基于三元材料平面隧穿效应的光电探测器，所述探测器结构从下到上依次包括：衬底、绝缘层、新型三元材料、绝缘氧化物层材料、其他薄膜材料、金属电极。利用新型三元材料作为主体敏感薄膜层材料，通过差平面隧穿效应达到调制光电探测器电流响应度和响应速度的目的。本实用新型主要针对的是三元量子材料，新型三元材料具有在空气中稳定性、超高的载流子迁移率、适中的带隙、出色的稳定性和优异的机械性能，利用三元材料的这些特性，将其与其他薄膜材料复合制备面隧穿效应光电探测器，可以拓宽器件的响应光谱范围和提高器件光电性能，本实用新型的器件在隧穿效应的作用下具有响应速度快、响应度高、响应光谱范围广等特点。
一种基于三元材料平面效应光电探测器

[发明专利]光伏电池及其制备方法-CN202210719701.5有效
发明人：虞祥瑞;彭文博;郝龙;姜庆国;娄程;杜华林;刘铭 -专利权人：华能大理风力发电有限公司洱源分公司;中国华能集团清洁能源技术研究院有限公司;华能新能源股份有限公司
申请日： 2022-06-23 - 公布日： 2023-05-23 - 主分类号： H01L31/0216 文献下载
摘要：本发明公开了一种光伏电池及其制备方法，所述光伏电池包括衬底、第一钝化隧穿层、第二钝化隧穿层、第一绝缘部、第二绝缘部、第一电极、第二电极、第一导电防护层和第二导电防护层，衬底包括在第一方向上相对的第一表面和第二表面；第一钝化隧穿层设在第一表面上，第二钝化隧穿层设在第二表面上；第一绝缘部设在第一表面上或者第一绝缘部设在第一钝化隧穿层上，第二绝缘部设在第二表面上或者第二绝缘部设在第二钝化隧穿层上；第一电极设在第一绝缘部上，第二电极设在第二绝缘部上；第一导电防护层覆盖第一电极；第二导电防护层覆盖第二电极。
电池及其制备方法

[发明专利]存储器结构及其制造方法-CN201910338092.7在审
发明人：冉晓雯;蔡娟娟;林敬富;李宗玹;陈蔚宗 -专利权人：元太科技工业股份有限公司
申请日： 2019-04-25 - 公布日： 2020-10-30 - 主分类号： H01L27/11563 文献下载
摘要：本发明公开了一种存储器结构及其制造方法，存储器结构包含基板、栅极、第一绝缘层、薄金属层、多个氧化铟镓锌(IGZO)颗粒、第二绝缘层、IGZO通道层与源极/漏极。栅极位于基板上。第一绝缘层位于栅极上。薄金属层位于第一绝缘层上，且具有多个金属颗粒。IGZO颗粒位于金属颗粒上。第二绝缘层位于IGZO颗粒上。IGZO通道层位于第二绝缘层上。源极/漏极位于IGZO通道层上。IGZO颗粒可作为储存由穿隧效应进入的载子(电子)的媒介，能减少存储器结构的侧向漏电，确保存储器结构能够长期正常操作，避免数据的遗漏。
存储器结构及其制造方法

[发明专利]一种磁随机存储器及存储芯片、电子设备-CN202110213470.6在审
发明人：陈鑫 -专利权人：深圳英集芯科技股份有限公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H01L43/08 文献下载
摘要：本申请提供一种磁随机存储器、存储芯片、电子设备，磁随机存储器包括多个呈阵列排布的磁隧道结单元，磁隧道结单元包括衬底层及设于衬底层上的缓冲层、磁自由层、隧穿绝缘层、铁磁层及钉扎层，缓冲层设于衬底层与磁自由层之间；磁自由层包括第一化合物，第一化合物包括Cr元素和S元素，第一化合物的晶体结构为闪锌矿型结构；其中，隧穿绝缘层设于磁自由层与铁磁层之间，以形成异质结结构；其中，钉扎层设于铁磁层上，用于固定铁磁层的磁化方向
一种随机存储器存储芯片电子设备

[发明专利]非挥发性内存元件-CN202310064239.4在审
发明人：范德慈;黄义欣;郑宗文 -专利权人：物联记忆体科技股份有限公司
申请日： 2023-01-13 - 公布日： 2023-10-17 - 主分类号： H10B41/30 文献下载
摘要：本发明公开一种非挥发性内存元件，包括至少一个内存单元，内存单元包括衬底、堆叠结构、穿隧介电层、浮置闸极、控制闸极结构和抹除闸极结构。堆叠结构设置在衬底上，并且包括依序堆叠的闸极介电层、辅助闸极和绝缘层。穿隧介电层位于堆叠结构一侧的衬底上。浮置闸极设置在穿隧介电层上，并包括最上边缘和曲面侧壁。控制闸极结构覆盖浮置闸极的曲面侧壁。
挥发性内存元件

[发明专利]具有水平准同轴电缆结构的隧穿晶体管及其形成方法-CN201210035782.3有效
发明人：崔宁;梁仁荣;王敬;许军 -专利权人：清华大学
申请日： 2012-02-16 - 公布日： 2012-07-18 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种具有水平准同轴电缆结构的隧穿晶体管及其形成方法，该隧穿晶体管包括：具有第一掺杂类型的半导体衬底，所述半导体衬底为源区或漏区；形成在所述半导体衬底上的沟道区，其中，所述半导体衬底上未形成所述沟道区的区域形成有绝缘层；形成在所述沟道区和绝缘层上的具有第二掺杂类型的漏区或源区，所述漏区或源区的第一部分包覆所述沟道区的第一部分；形成在所述漏区或源区的第一部分上的栅结构，所述栅结构包覆所述漏区或源区的第一部分。根据本发明实施例的隧穿晶体管可以改善TFET器件的驱动能力。
具有水平同轴电缆结构晶体管及其形成方法

[发明专利]具有水平准同轴电缆结构的隧穿晶体管及其形成方法-CN201210035540.4有效
发明人：崔宁;梁仁荣;王敬;许军 -专利权人：清华大学
申请日： 2012-02-16 - 公布日： 2012-07-04 - 主分类号： H01L29/08 文献下载
摘要：本发明提供一种具有水平准同轴电缆结构的隧穿晶体管及其形成方法，该隧穿晶体管包括：半导体衬底；形成在所述半导体衬底上的源区或漏区，其中，所述源区或漏区具有第一掺杂类型，所述半导体衬底上未形成所述源区或漏区的区域形成有绝缘层；半导体体区，所述半导体体区的第一部分包覆所述源区或漏区的第一部分表面形成沟道区，所述半导体体区的第二部分位于所述绝缘层上且具有第二掺杂类型，所述半导体体区的第二部分为漏区或源区；形成在所述沟道区上的栅结构根据本发明实施例的隧穿晶体管可以改善TFET器件的驱动能力。
具有水平同轴电缆结构晶体管及其形成方法

[发明专利]快闪存储器及其制造方法-CN200710138221.5无效
发明人：金占寿;李锡奎 -专利权人：海力士半导体有限公司
申请日： 2007-07-31 - 公布日： 2008-05-07 - 主分类号： H01L27/115 文献下载
摘要：在半导体基板上形成穿隧绝缘层、电荷储存层及隔离掩模。蚀刻隔离掩模、电荷储存层、穿隧绝缘层及半导体基板以在隔离区域上形成沟槽。在沟槽上形成隔离结构。在包括隔离结构的结构上依序形成介电层、导电层及硬掩模。图案化硬掩模、导电层、介电层及电荷储存层以形成交叉第一有源区域的漏极选择线、字元线及源极选择线。由离子注入工艺在第一有源区域上形成结区域。在相邻源极选择线间的第一及第二有源区域上形成公共源极。
闪存及其制造方法

[发明专利]三维存储器及其制备、操作方法及系统-CN202210719372.4在审
发明人：黎姗;赵冬雪;孙昌志;刘小欣;夏志良;霍宗亮 -专利权人：长江存储科技有限责任公司
申请日： 2022-06-23 - 公布日： 2022-09-27 - 主分类号： H01L43/12 文献下载
摘要：本申请提供了一种三维存储器及其制备方法、操作方法及存储器系统，所述方法包括：在衬底上形成包括交替堆叠的绝缘层和牺牲层的叠层结构，并形成贯穿叠层结构的多个孔；对靠近孔的部分牺牲层进行刻蚀，以形成第一凹槽；在第一凹槽内形成铁磁自由层；以及在孔内壁依次形成隧穿绝缘层和铁磁钉扎层。
三维存储器及其制备操作方法系统