专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13389118个,建议您升级VIP下载更多相关专利
  • [发明专利]一种多文档阅读理解方法、装置、设备及存储介质-CN202211071561.1在审
  • 杨韬 - 腾讯科技(深圳)有限公司
  • 2022-09-02 - 2022-12-09 - G06F16/332
  • 本申请实施例提供了一种多文档阅读理解方法、装置、设备及存储介质,用于获取抽取出相同答案的答复文档之间的语义特征,从而增加答案重排序模型中的排序效果,提升多文档阅读理解的准确性。包括:获取目标问题、目标问题对应的多个答复文档并建立答案抽取模型和答案重排序模型;调用答案抽取模型获取多个答复文档对目标问题的预测答案集;将预测答案集按照相同预测答案进行分类得到至少一个答案集;调用答案重排序模型获取至少一个答案集对应的至少一个答案表征集合;调用答案重排序模型获取答案表征集合对应的预测答案的预测分数;根据预测分数输出目标问题对应的最终答案。
  • 一种文档阅读理解方法装置设备存储介质
  • [发明专利]搜索结果排序方法、装置、终端及存储介质-CN202211590748.2在审
  • 潘迪生 - 北京爱奇艺科技有限公司
  • 2022-12-12 - 2023-06-23 - G06F16/9538
  • 本发明实施例提供了一种搜索结果排序方法、装置、终端及存储介质,其中,方法包括:在基于搜索条件进行搜索,获得多个搜索结果之后,执行如下轮询步骤:随机生成搜索结果的随机扰动值,并根据搜索结果的初始分数与对应的随机扰动值,确定搜索结果的总分数,然后对多个搜索结果按照总分数从大到小的顺序进行排序,并记录设定次序的搜索结果;在达到轮询结束条件后,根据搜索结果被记录的次数,对多个搜索结果进行重排序,得到重排序结果;本发明实施例在重排序的过程中,采用随机扰动值来模拟搜索结果被用户无规则点击的特性,预测出各个搜索结果被点击的概率,结合多次预测出的概率对搜索结果进行重排序,相比于初始排序更加合理。
  • 搜索结果排序方法装置终端存储介质
  • [发明专利]客户端中递送协议数据单元的方法及相关装置-CN200810088775.3无效
  • 曾立至 - 创新音速有限公司
  • 2008-05-07 - 2008-11-12 - H04L12/56
  • 本发明关于客户端中递送协议数据单元的方法及相关装置。其中该方法,包含有接收一重排序协议数据单元,该重排序协议数据单元包含一序列协议数据单元,该序列协议数据单元的最前协议数据单元是一前端被分割的协议数据单元片段,而最末协议数据单元是一后端被分割的协议数据单元片段;于该重排序协议数据单元与一先前储存的协议数据单元片段不连续时,舍弃该最前协议数据单元与该先前储存的协议数据单元片段;以及将该重排序协议数据单元中异于该最前协议数据单元与该最末协议数据单元的协议数据单元递送至一上层协议实体
  • 客户端递送协议数据单元方法相关装置
  • [发明专利]动态菜单的重排-CN03160280.0无效
  • T·A·克劳森 - 英特尔公司
  • 2003-08-29 - 2005-02-02 - G06F9/44
  • 在一个实施例中,一个菜单的动态菜单重排序是这样实现的,显示多个菜单(402);接收一个菜单选择(403);根据该菜单选择,显示多个菜单选项(405),每个菜单选项分别占据一个菜单位置;接收重排序信息(408);和根据重排序信息,对至少一个菜单位置进行重排序,该菜单位置由各菜单选项占据(409)。在另一实施例中,根据重排序信息保持菜单选项位置信息;当菜单选择后,显示菜单选项,从而至少一个菜单选项占据一个用户指定的位置。
  • 动态菜单排序
  • [发明专利]一种基于量子元胞自动机线延迟的比特位重排电路及方法-CN202010897411.0在审
  • 张永强;解光军;程心 - 合肥工业大学
  • 2020-08-31 - 2020-12-04 - G06F30/367
  • 一种基于量子元胞自动机线延迟的比特位重排电路及方法,涉及量子元胞自动机电路设计技术领域,解决如何设计一种结构简单、面积小、功耗低、易于实现任何方式的重排的基于量子元胞自动机线延迟的比特位重排电路问题;利用与门阵列和传输线延迟将串行比特位流转化为全并行比特位;按照比特位重排要求,利用传输线延迟将全并行比特位转化为不同步的比特位;利用或门阵列将不同步的全并行比特位依次输出,构成一个重排后的串行比特位流;电路能够根据需要有效重排比特位流中比特位,结构简单、面积小、功耗低,能够实现比特位流反序重排;本发明为基于量子元胞自动机的纳米通信网络电路设计提供了新研究思路,对该研究方向的发展有较强实践意义。
  • 一种基于量子自动机延迟比特重排电路方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top