“输出逻辑”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3004616个，建议您升级VIP下载更多相关专利

[实用新型]图象数据总线传输装置和底板或背板以及图象处理器-CN200520034528.7无效
发明人：曾建军 -专利权人：曾建军
申请日： 2005-06-14 - 公布日： 2006-07-26 - 主分类号： G06F3/14 文献下载
摘要：本实用新型公开一种图象数据总线传输装置和底板或背板及图象处理器，包括图象采集卡、图象分割卡、传输线和逻辑驱动电路、次级时钟和数据逻辑驱动电路，图象采集卡的时钟和数据信号分别接至时钟和数据逻辑驱动电路，时钟和数据逻辑驱动电路的输出端接至图象分割卡，时钟和数据逻辑驱动电路输出时钟和数据信号输出至次级时钟和数据逻辑驱动电路，次级时钟逻辑驱动电路输出端接至图象分割卡及下一级次级时钟逻辑驱动电路，次级数据逻辑驱动电路输出端接至图象分割卡及下一级次级数据逻辑驱动电路由于采用次级时钟和数据逻辑驱动电路输出的时钟和数据信号驱动图象分割卡对该信号进行处理，改善信号传输质量，使其能支持高带宽数据传输。
图象数据总线传输装置底板背板以及处理器

[发明专利]集成电路-CN201580006846.9有效
发明人：成·C·王 -专利权人：弗莱克斯-罗技克斯技术公司
申请日： 2015-05-14 - 公布日： 2020-04-28 - 主分类号： G06F1/10 文献下载
摘要：一种集成电路包括多个逻辑模块，其中各逻辑模块包括多个边缘并且能被配置成与相邻的逻辑模块连接。各逻辑模块包括多个输入/输出时钟路径，其中各输入/输出时钟路径与逻辑模块的不同边缘相关联。所述多个输入/输出时钟路径包括：多个输入时钟路径，各输入时钟路径能被配置成从相邻的第一逻辑模块接收模块输入时钟信号；以及多个输出时钟路径，各输出时钟路径能被配置成将模块输出时钟信号输出到相邻的第二逻辑模块输出时钟路径包括U弯电路，所述U弯电路接收具有第一预定偏斜的模块时钟信号并且提供具有第二预定偏斜的模块时钟信号。
集成电路

[发明专利]具有可编程逻辑单元阵列的电子电路-CN03816244.X无效
发明人： K·莱滕－诺瓦克 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2003-07-04 - 公布日： 2005-09-07 - 主分类号： H03K19/173 文献下载
摘要：一种电子电路包括具有多个可编程逻辑部件的可编程逻辑单元，所述可编程逻辑部件能够被配置成操作在多位操作数模式和随机逻辑模式中。所述可编程逻辑部件并联耦合在输入电路和输出电路之间。在随机逻辑模式中，输入电路可被配置成将来自逻辑输入的相同组合的逻辑输入信号提供给可编程逻辑部件。在多位操作数处理模式中，输入电路被配置成将来自不同逻辑输入的逻辑输入信号提供给可编程逻辑部件。至少在多位操作数模式中，这些可编程逻辑部件被耦合到沿进位链的连续位置，以便处理来自进位链的进位信号。输出电路在随机逻辑模式中在另外的输入信号的控制下选择来自可编程逻辑部件的输出信号，并且在多位操作数模式中并行传送来自可编程逻辑部件的输出。
具有可编程逻辑单元阵列电子电路

[实用新型]核电站电厂馈线开关控制模块-CN200820206591.8有效
发明人：汪少勇;杨莉;陈华民;谢创树;杨丹;陈利芳 -专利权人：广东省电力设计研究院
申请日： 2008-12-31 - 公布日： 2009-12-16 - 主分类号： H02J13/00 文献下载
摘要：本实用新型涉及核电站电厂馈线开关控制模块，其特征是：由输入指令处理逻辑单元(1)、故障处理逻辑单元(2)、状态处理逻辑单元(3)、输出指令生成逻辑单元(4)和馈线开关柜组成；输入指令处理逻辑单元(1)的三个输入端分别连接馈线开关柜的故障信号(1-1)、闭锁信号(1-2)和操作员站人机界面信号(1-3)，其二个输出端分别连接故障处理逻辑单元(2)和输出指令生成逻辑单元(4)的一个输入端；故障处理逻辑单元(2)的二个输入端分别连接状态处理逻辑单元(3)和输出指令生成逻辑单元(4)的一个输出端；输出指令生成逻辑单元(4)的一个输出端连接馈线开关柜控制指令信号端(4-1)。
核电站电厂馈线开关控制模块

[发明专利]IC退化管理电路、系统和方法-CN201710214288.6在审
发明人：康伯坚;张智贤;周文升;彭永州 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-04-01 - 公布日： 2017-12-08 - 主分类号： G01R31/28 文献下载
摘要：所述IC退化管理传感器包括在环形振荡器结构中电连接的奇数个第一逻辑门，每个第一逻辑门都具有输入和输出。每个第一逻辑门进一步包括第一PMOS晶体管、第一NMOS晶体管并且第二逻辑门具有输入和输出。所述第二逻辑门的输入是所述第一逻辑门的输入，所述第一PMOS晶体管和所述第一NMOS晶体管的漏极电连接到所述第二逻辑门的输出，并且所述第二逻辑门的输出是所述第一逻辑门的输出。
ic 退化管理电路系统方法

[发明专利]一种基于单极型晶体管的输出反馈逻辑电路及芯片-CN202010560677.6有效
发明人：徐煜明;陈荣盛;吴朝晖;李斌 -专利权人：华南理工大学
申请日： 2020-06-18 - 公布日： 2021-08-06 - 主分类号： H03K19/173 文献下载
摘要：本发明公开了一种基于单极型晶体管的输出反馈逻辑电路及芯片，其中输出反馈逻辑电路包括：第一晶体管的源极与下拉单元的第一端连接，且作为输出反馈逻辑电路的输出端，输入控制开关的第一端与输出控制开关的第一端之间的连接点与第一晶体管的栅极连接；输入控制开关的控制端连接至信号输入端，输入控制开关的第二端与输出反馈逻辑电路的输出端连接；输出控制开关的控制端与输出反馈逻辑电路的输出端连接；下拉单元的控制端连接至信号输入端，下拉单元的第一端与输出反馈逻辑电路的输出端连接本发明的输出反馈逻辑电路仅由单极型晶体管组成；该输出反馈逻辑电路与传统的设计相比，电路复杂度更低，可广泛应用于半导体集成电路领域。
一种基于单极晶体管输出反馈逻辑电路芯片

[发明专利]一种基于RRAM在FPGA中应用的1T1R阵列及其制作方法-CN201310479380.7有效
发明人：刘力锋;王逸然;陈冰;王琰;韩德栋;王漪;刘晓彦;康晋锋 -专利权人：北京大学
申请日： 2013-10-14 - 公布日： 2014-01-01 - 主分类号： H03K19/177 文献下载
摘要：本发明包括逻辑电路，用于实现设定的逻辑功能；信号输入电路，和所述逻辑电路连接，为所述逻辑电路提供信号；信号输出电路，用于输出所述逻辑电路的信号；所述逻辑电路之间并联。本发明能够根据需要对逻辑电路进行设定，并通过逻辑电路和信号输出电路的连接关系实现复杂的逻辑功能。
一种基于 rram fpga 应用 t1r 阵列及其制作方法

[发明专利]一种逻辑单元调度方法、装置及终端-CN201010564843.6有效
发明人：谈少民 -专利权人：金蝶软件（中国）有限公司
申请日： 2010-11-30 - 公布日： 2012-05-30 - 主分类号： G06F9/46 文献下载
摘要：本发明适用于计算机领域，提供了一种逻辑单元调度方法、装置及终端。所述方法包括步骤：接收逻辑单元信息，所述逻辑单元信息包含该逻辑单元输入端标识和输出端标识；根据逻辑单元输入端标识和输出端标识，调度逻辑单元。本发明由于仅根据逻辑单元输入端标识和输出端标识调度各个逻辑单元，因此无需修改与原来调度逻辑单元顺序相对应的代码，从而减少管理员工作量以及原代码的复杂性。
一种逻辑单元调度方法装置终端

[发明专利]具有带有改进的逻辑单元功能性的复杂逻辑块的可编程逻辑器件-CN200810100719.7有效
发明人： M·D·赫顿 -专利权人：阿尔特拉公司
申请日： 2008-05-20 - 公布日： 2008-11-26 - 主分类号： H03K19/177 文献下载
摘要：公开了带有逻辑单元的基于复杂逻辑块(CLB)的可编程逻辑器件(PLD)，该逻辑单元具有改进的逻辑、寄存器、运算器、逻辑压缩以及定时功能和性能。PLD的CLB被安排成阵列的行与列并且由多个互连线互联。多个CLB中的每一个具有安排在第一列和第二列的第一片逻辑单元和第二片逻辑单元。提供了在每列的每个逻辑单元之间的第一和第二进位链。至少一个逻辑单元包括一个或多于一个查找表和运算逻辑电路，该查找表用于在提供给所述一个逻辑单元的一组输入信号上植入逻辑功能，该运算电路被配置来接收进位输入信号并产生形成部分第一进位链的进位输出信号。在一个实施例中，所述逻辑单元还包括第一输出寄存器和第二输出寄存器，并且由该逻辑单元产生的一组输出在第一输出寄存器和第二输出寄存器之中被分区。
具有带有改进逻辑单元功能复杂可编程器件

[发明专利]计数器、像素电路、显示面板和显示设备-CN201910916483.2有效
发明人：张俊瑞;朱学辉;周丽佳;王志东;周全国;李永强;郭萌;程久阳;何宗泽;刘芹 -专利权人：京东方科技集团股份有限公司
申请日： 2019-09-26 - 公布日： 2023-05-30 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种计数器、像素电路、显示面板和显示设备，其中，计数器包括：启动模块，用于根据输入的时钟信号生成启动信号，并输出启动信号；交替级联的第一组合逻辑模块和第二组合逻辑模块，第一组合逻辑模块的输入端与启动模块的输出端或上一级第二组合逻辑模块的输出端连接，第二组合逻辑模块的输入端与上一级第一组合逻辑模块的输出端连接，第一组合逻辑模块和第二组合逻辑模块的时钟信号端用于输入时钟信号；第一组合逻辑模块用于输出时钟信号或持续输出低电平信号；第二组合逻辑模块用于输出时钟信号的反相信号或持续输出高电平信号
计数器像素电路显示面板设备

[发明专利]SVG室温控系统-CN201110175168.2有效
发明人：蔡红军;曹利敏;赵春刚;白文光;王乐天 -专利权人：内蒙古电力勘测设计院
申请日： 2011-06-27 - 公布日： 2012-02-08 - 主分类号： F24F11/00 文献下载
摘要：该系统包括检测逻辑电路（1）、状态判断和处理逻辑电路（2）、输入指令条件处理逻辑电路（3）以及输出指令生成逻辑电路（4），其中：检测逻辑电路用于检测温度以及现场被控设备（5）的运行状态，并将检测结果发送至状态判断和处理逻辑电路；状态判断和处理逻辑电路对检测逻辑电路输出的检测结果进行处理，并将处理结果发送至输入指令条件处理逻辑电路；输入指令条件逻辑电路根据来自于状态判断和处理逻辑电路的处理结果生成控制信号并发送至输出指令生成逻辑电路；输出指令生成逻辑电路接受来自于输入指令条件处理逻辑电路的控制信号，输出对现场被控设备的控制指令以实现对现场被控设备的控制。
svg 温控系统

[实用新型]SVG室温控系统-CN201120220571.8有效
发明人：蔡红军;曹利敏;赵春刚;白文光;王乐天 -专利权人：内蒙古电力勘测设计院
申请日： 2011-06-27 - 公布日： 2012-05-02 - 主分类号： F24F11/00 文献下载
摘要：该系统包括检测逻辑电路（1）、状态判断和处理逻辑电路（2）、输入指令条件处理逻辑电路（3）以及输出指令生成逻辑电路（4），其中：检测逻辑电路用于检测温度以及现场被控设备（5）的运行状态，并将检测结果发送至状态判断和处理逻辑电路；状态判断和处理逻辑电路对检测逻辑电路输出的检测结果进行处理，并将处理结果发送至输入指令条件处理逻辑电路；输入指令条件逻辑电路根据来自于状态判断和处理逻辑电路的处理结果生成控制信号并发送至输出指令生成逻辑电路；输出指令生成逻辑电路接受来自于输入指令条件处理逻辑电路的控制信号，输出对现场被控设备的控制指令以实现对现场被控设备的控制。
svg 温控系统

[实用新型]实现重合闸检无压的装置-CN201720142069.7有效
发明人：龚俊祥;张菁;程湘东;丛昆鹏;王磊;刘东林;侯军;邢闽;李健;曲庭余 -专利权人：国网山东省电力公司威海供电公司;威海海源电力勘测设计有限公司;国家电网公司
申请日： 2017-02-17 - 公布日： 2017-08-18 - 主分类号： H02H3/06 文献下载
摘要：本实用新型涉及一种实现重合闸检无压的装置，其解决了现有输电线路系统在分布式电源接入的情况下无法有效实现重合闸检无压保护的技术问题，其包括带电显示装置和重合闸保护装置，重合闸保护装置设有重合闸出口继电器和逻辑控制模块，逻辑控制模块包括第一或门逻辑单元、第一与门逻辑单元、第二与门逻辑单元和第二或门逻辑单元；带电显示装置的节点输出单元的开入量作为第二或门逻辑单元的输入信号，第二或门逻辑单元的输出端与第二与门逻辑单元的输入端连接，第一或门逻辑单元的输出端与第一与门逻辑单元输入端连接，第一与门逻辑单元的输出端与第二与门逻辑单元的输入端连接，第二与门逻辑单元的输出端连接重合闸出口继电器。
实现合闸检无压装置

[发明专利]看门狗控制电路及看门狗应用电路-CN201611246645.9有效
发明人：周立功 -专利权人：广州周立功单片机科技有限公司
申请日： 2016-12-29 - 公布日： 2020-01-10 - 主分类号： G06F11/07 文献下载
摘要：本发明涉及一种看门狗控制电路，包括逻辑判断模块以及输出第一信号和第二信号的信号生成器，逻辑判断模块包括输入端、控制端和输出端；逻辑判断模块的输入端与外部处理器的通用输入输出端连接，逻辑判断模块的控制端与信号生成器连接，逻辑判断模块的输出端与外部看门狗的喂狗信号输入端连接，外部看门狗的复位信号输出端与外部处理器的复位输入端连接；当信号生成器输出第一信号至逻辑判断模块的控制端时，逻辑判断模块处于高阻态，看门狗被禁止；当信号生成器输出第二信号至逻辑判断模块的控制端时，逻辑判断模块处于高低电平输出状态，可正常使用看门狗，这样实现了不用增加人为操作即可使用看门狗。
看门狗控制电路应用电路

[实用新型]一种继电器输出回路抗干扰处理电路-CN201922051426.0有效
发明人：刘雷 -专利权人：烟台海珐电气科技有限公司
申请日： 2019-11-25 - 公布日： 2020-05-22 - 主分类号： H01H47/02 文献下载
摘要：本实用新型涉及一种继电器输出回路抗干扰处理电路，包括逻辑控制电路、光耦隔离电路及继电器驱动输出回路，逻辑控制电路包括一个逻辑非门及一个逻辑与非门，逻辑非门的输入端通过电感与中央处理器输出的一路控制信号连接，输出端与逻辑与非门的第一输入端连接，逻辑与非门的第二输入端通过电感与中央处理器输出的二路控制信号连接；逻辑与非门的输出端与所述光耦隔离电路的输入端连接。通过逻辑芯片与非门控制，避免CPU初始上电输出的不确定性导致的误动作；通过光耦合器配合三极管放大电路，既对信号进行了有效隔离，又对信号进行了可靠放大，同时又节约了成本；继电器的输出接口的EMC处理有效的解决干扰导致的
一种继电器输出回路抗干扰处理电路