“软错误率”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1675614个，建议您升级VIP下载更多相关专利

[发明专利]具备EDAC功能SRAM的软错误率预计方法与系统-CN201711368165.4有效
发明人：张战刚;雷志锋;李沙金;黄云;恩云飞 -专利权人：中国电子产品可靠性与环境试验研究所
申请日： 2017-12-18 - 公布日： 2020-12-08 - 主分类号： G11C29/56 文献下载
摘要：本发明涉及电子器件辐射效应领域，特别是涉及一种具备EDAC功能SRAM的软错误率预计方法与系统，通过获取具备EDAC功能SRAM器件的原始软错误率；获取所述具备EDAC功能SRAM器件的目标软错误率与所述原始软错误率的关联关系；根据所述原始软错误率和所述关联关系获取所述目标软错误率。在本方案中，可以根据所述SRAM器件的原始软错误率以及目标软错误率与所述原始软错误率之间的关系，获得具备EDAC功能SRAM器件的目标软错误率，可以提高具备EDAC功能SRAM器件空间软错误率预计结果的准确度
具备 edac 功能 sram 错误率预计方法系统

[发明专利]用于降低ECC存储器的软错误率的方法和装置-CN201811442640.2在审
发明人：张战刚;雷志锋;彭超;何玉娟;黄云;恩云飞 -专利权人：中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
申请日： 2018-11-29 - 公布日： 2019-04-23 - 主分类号： G06F11/10 文献下载
摘要：本发明涉及用于降低ECC存储器的软错误率的方法和装置。提供了一种用于降低ECC存储器的软错误率的方法，该方法包括：获取ECC存储器的软错误率的函数关系；根据函数关系确定ECC存储器的软错误率的初始值；判断ECC存储器的软错误率的初始值是否大于预设目标软错误率；当ECC存储器的软错误率的初始值大于预设目标软错误率时，对ECC存储器的外围电路进行加固，以使得加固后的ECC存储器的软错误率小于或等于预设目标软错误率。上述方法可指导ECC存储器的外围电路抗软错误优化设计，将外围电路加固设计程度定量化，实现既降低总体软错误率又不过度加固的目的，保证ECC存储器的软错误率达到实际工程要求。
软错误率存储器外围电路预设目标方法和装置函数关系程度定量实际工程优化设计保证

[发明专利]一种电子器件软错误率评估方法及装置-CN201811357663.3有效
发明人：彭超;雷志锋;张战刚;何玉娟;黄云;恩云飞 -专利权人：中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
申请日： 2018-11-14 - 公布日： 2020-12-29 - 主分类号： G01R31/00 文献下载
摘要：本发明公开了一种电子器件软错误率评估方法和装置，所述方法通过根据10B同位素的含量判断所述电子器件对热中子是否敏感后，在不同的海拔高度处多次测试同一电子器件的总软错误率，达到分离高能中子、热中子和α粒子软错误率的目的。所有的软错误率都是根据真实大气环境下测试得到的软错误率计算出来的，结果更加可信。另外本发明避免了高能中子、热中子和α粒子软错误率的单独测量，从而规避了热中子和α粒子软错误率不易测量的缺点，大大降低了电子器件软错误率评估的复杂度和成本。
一种电子器件错误率评估方法装置

[发明专利]用于检测和报告安全仪表化系统中的风险的软错误聚合方法-CN202211500159.0在审
发明人： A.米什拉;M.穆瑟拉玛林加姆;D.伊万诺夫;E.班奇克 -专利权人：施耐德电子系统美国股份有限公司
申请日： 2022-11-28 - 公布日： 2023-06-13 - 主分类号： G05B19/05 文献下载
摘要：提供了一种用于管理与一个或多个安全可编程逻辑控制器(PLC)相关的软错误的方法。该方法包括接收各类型输入/输出(I/O)模块随时间变化的预期软错误率，接收由相应安全PLC基于由耦合到相应安全PLC的I/O模块检测到的软错误而聚合的相应软错误数据。基于所接收的软错误数据来确定每个I/O模块类型的实际软错误率，并且为每个I/O模块类型的安全PLC预测软错误率。将实际和/或预测软错误率与每个I/O模块类型的预期软错误率进行比较。该方法还包括响应于对应I/O模块类型的实际和/或预测软错误率相对于预期软错误率之间的阈值偏差而采取一个或多个动作。
用于检测报告安全仪表系统中的风险错误聚合方法

[发明专利]频率感知的快速DFF软错误率评估方法与系统-CN201510067789.7有效
发明人：绳伟光;毛志刚 -专利权人：上海交通大学
申请日： 2015-02-09 - 公布日： 2017-12-01 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种频率感知的快速DFF软错误率评估方法，用于评估DFF由于中子辐射而发生的软错误率，包括在DFF的工作频率范围内选定多个工作频率，获取DFF的与这些选定的工作频率一一对应的多个软错误率，对这些软错误率与选定的工作频率进行拟合，获得软错误率相关于工作频率的函数关系，根据该函数关系，获得工作在任意工作频率的DFF的软错误率。本发明相应地公开了一种频率感知的快速DFF软错误率评估系统。本发明针对现有方法评测速度慢的问题，解决了时序逻辑部件的快速软错误率评测问题，以本发明为基础进行方法的组合与扩展可以同时解决评测速度与时序逻辑电路评测的问题。
频率感知快速 dff 错误率评估方法系统

[发明专利]闭环软错误率灵敏度控制-CN201010143447.6有效
发明人： M·F·唐纳;J·S·布朗 -专利权人： LSI公司
申请日： 2010-03-17 - 公布日： 2011-06-08 - 主分类号： G11C29/42 文献下载
摘要：本发明涉及闭环软错误率灵敏度控制。公开了一种用于控制由对电子电路的辐射冲击导致的软错误率(SER)的闭环反馈系统。灵敏度可变的软错误率检测器提供对应于软错误率的输出。该输出被提供到电压控制装置。电压控制装置的输出可以是软错误率传感器的电源。软错误率传感器的输出还可以被用于启动和停用容错方案或警告用户。
闭环错误率灵敏度控制

[发明专利]电子器件的加固设计方法、计算机设备和存储介质-CN202110052566.9在审
发明人：张战刚;雷志锋;黄云;彭超;何玉娟;肖庆中;路国光 -专利权人：中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
申请日： 2021-01-15 - 公布日： 2021-04-16 - 主分类号： G06Q10/06 文献下载
摘要：本发明涉及电子器件可靠性技术领域，公开了一种电子器件的加固设计方法、计算机设备和存储介质，包括获取电子器件的软错误率指标；根据电子器件的模拟辐照试验，获取电子器件发生各种单粒子翻转类型的软错误率，单粒子翻转类型包括单位翻转和多位翻转；根据所有单粒子翻转类型软错误率之和、部分单粒子翻转类型软错误率之和与软错误率指标，确定电子器件的待加固类型；根据待加固类型，对电子器件进行加固纠正。通过获取发生各种单粒子翻转类型的软错误率，以实际应用环境下的软错误率指标为导向，选择合适的加固方式对电子器件进行加固纠正，以保证电子器件在达到软错误率指标的同时避免过度加固，以降低加固带来的资源消耗和性能下降
电子器件加固设计方法计算机设备存储介质

[发明专利]粒子撞击模拟方法-CN201711033038.9有效
发明人：乌迪德·莫卡;全倧旭;町田顕;权义熙 -专利权人：三星电子株式会社
申请日： 2017-10-26 - 公布日： 2023-08-25 - 主分类号： G06F30/367 文献下载
摘要：一种粒子撞击模拟方法，其可基于实施与半导体电路的设计相关联的模拟来预测与所述设计相关联的软错误率(SER)。可判断基于所述收集电荷量预测的软错误率是否至少满足阈值。如果所述预测软错误率值满足阈值，则可修改所述设计，且重复所述模拟。如果所述预测软错误率值小于阈值，则可基于所述设计来制造半导体电路。据此，可提高对三维半导体装置进行软错误率预测的准确性。
粒子撞击模拟方法

[发明专利]用于降低ECC存储器的存储区实际软错误率的方法和装置-CN201811442659.7有效
发明人：张战刚;雷志锋;彭超;何玉娟;黄云;恩云飞 -专利权人：中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
申请日： 2018-11-29 - 公布日： 2022-04-19 - 主分类号： G06F11/10 文献下载
摘要：本发明涉及用于降低ECC存储器的存储区实际软错误率的方法和装置。提供了一种用于降低ECC存储器的存储区实际软错误率的方法，该方法包括：获取ECC存储器的存储区实际软错误率的函数关系；根据函数关系确定对ECC存储器的存储架构进行拆解的拆解级别k；根据拆解级别k确定对ECC存储器的存储架构进行k级拆解后的存储区的字数和单个字内的位数；根据函数关系和获得的拆解后的存储区的字数和单个字内的位数确定ECC存储器在进行k级拆解后的存储区实际软错误率。上述方法将存储区的单个字拆解为多个字，降低了ECC存储器的软错误率，有效提高了ECC存储器的存储区抗软错误能力，且增强了ECC存储器的可靠性。
用于降低 ecc 存储器存储实际错误率方法装置

[发明专利]信号传输电路、包括该信号传输电路的半导体器件、该半导体电路器件的设计方法及实现该设计方法的CAD装置-CN200580051666.9有效
发明人：上村大树;户坂义春 -专利权人：富士通株式会社
申请日： 2005-09-22 - 公布日： 2008-09-24 - 主分类号： G06F17/50 文献下载
摘要：提供一种既确保LSI电路整体的高速动作又提高抗软错误能力的半导体器件以及实现此半导体电路器件的设计方法的CAD装置。本发明的CAD装置，其特征在于，具有：确定LSI电路的各信号传输电路所具有的信号传输时间的单元；确定在各信号传输电路所具有的触发电路被放射线照射时的输出翻转率的单元；确定成为关键路径的信号传输电路的单元；基于信号传输时间、输出翻转率以及时钟周期，计算LSI电路整体的软错误率的单元；在与所述LSI电路整体的软错误率相比预先规定的软错误率小时，降低LSI电路整体的软错误率，使成为关键路径的信号传输电路的信号传输时间不发生变化的单元
信号传输电路包括半导体器件半导体器件设计方法实现 cad 装置

[发明专利]用于确定ECC存储器的刷新频率的方法和装置-CN201811444479.2在审
发明人：张战刚;雷志锋;彭超;何玉娟;黄云;恩云飞 -专利权人：中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
申请日： 2018-11-29 - 公布日： 2019-04-19 - 主分类号： G06F11/10 文献下载
摘要：提供了一种用于确定ECC存储器的刷新频率的方法，该方法包括：获取ECC存储器的存储区实际软错误率与刷新频率的函数关系；根据函数关系确定ECC存储器的刷新频率。上述方法通过获取ECC存储器的存储区实际软错误率与刷新频率的函数关系并根据函数关系确定ECC存储器的刷新频率来实现刷新频率的优化设计，使得能够既降低软错误率又不过度占用系统资源的目的，保证ECC存储器的软错误率达到实际工程要求，有效提高ECC存储器的存储区抗软错误能力，且增强了ECC存储器和应用该ECC存储器的系统的可靠性。
存储器刷新频率函数关系软错误率方法和装置计算机可读存储介质错误能力实际工程系统资源优化设计占用申请应用保证

[发明专利]一种降低处理器软错误率的方法和系统-CN201310267669.2有效
发明人：尹一笑;陈云霁;胡伟武 -专利权人：中国科学院计算技术研究所
申请日： 2013-06-28 - 公布日： 2013-10-23 - 主分类号： G06F11/00 文献下载
摘要：本发明公开了一种降低处理器软错误率的方法和系统。包括：预测模型构建步骤，使用机器学习的方法构建预测模型，来预测可以低开销地降低处理器软错误率的处理器最佳配置；识别程序片段步骤，在程序运行过程中，将程序分成若干连续的程序片段；统计特征获取步骤，在程序片段初始运行的一小段时间内获取程序片段的统计特征；最佳配置预测步骤，将获取的统计特征输入预测模型，预测出程序片段相应的处理器最佳配置作为预测结果；调节步骤，根据预测结果，调节处理器部件配置，从而在保持或者提高性能功耗比的情况下，降低处理器的软错误率本发明通过动态调节处理器部件配置，实现低开销地降低处理器软错误率的目的。
一种降低处理器错误率方法系统

[发明专利]一种质子致单粒子翻转软错误率的获取方法-CN202010088378.7有效
发明人：池雅庆;梁斌;陈建军;郭阳;袁珩洲;刘必慰;宋睿强;吴振宇 -专利权人：中国人民解放军国防科技大学
申请日： 2020-02-12 - 公布日： 2022-08-26 - 主分类号： G06F30/20 文献下载
摘要：本发明公开了一种质子致单粒子翻转软错误率的获取方法，为：选取不同能量的质子对被测集成电路进行质子单粒子翻转辐照试验，测得被测集成电路在上述各能量质子辐照下质子直接电离和间接电离致单粒子翻转效应的单粒子翻转截面；拟合直接电离获得的单粒子翻转截面与质子能量关系数据点，获得拟合参数并得到软错误率e1、e2；拟合间接电离获得的单粒子翻转截面与质子能量关系数据点，获得拟合参数并得到软错误率e3；计算被测集成电路整体的质子致单粒子翻转软错误率
一种质子粒子翻转错误率获取方法

[发明专利]调校多媒体资料流中软资料的方法以及软资料解映射器-CN201310052769.3有效
发明人：郑有财;童泰来;林东昇;蓝景赋 -专利权人：晨星半导体股份有限公司
申请日： 2013-02-18 - 公布日： 2017-07-21 - 主分类号： H04N21/435 文献下载
摘要：本发明提出一种调校多媒体资料流中软资料的方法、一种软资料解映射器、与一种多媒体资料流运算系统。借由根据比特错误率低的信号来决定调校信号用的调校因子，并以该调校因子来调校软资料，可使得软资料被与真实状况有明显误差的高斯模型模拟时，有效的放大比特错误率低的信号的影响力，并相对降低比特错误率高的信号的影响力
调校多媒体资料流中软方法以及映射

[发明专利]一种原始比特错误率感知的读电平施加方法-CN202010650818.3在审
发明人：李礼;叶韬;吴佳 -专利权人：上海威固信息技术股份有限公司
申请日： 2020-07-08 - 公布日： 2020-10-30 - 主分类号： G06F11/10 文献下载
摘要：本发明公开了一种原始比特错误率感知的读电平施加方法。低密度奇偶校验码(LDPC)被广泛用于闪存纠错，但LDPC软译码需要多次读取操作获取软信息，且无法准确获得所需要施加的读电平数量，使得读延迟具有不稳定性，降低了闪存系统读性能。本发明，首先利用上一次的译码结果和初始读取结果获知原始比特错误率和所施加的读电平。然后建立原始比特错误率和读电平之间的关系模型。最后当再次对该信息进行读取时，利用模型直接施加所需要的读电平数量获取LDPC译码软信息，从而提升闪存存储系统读性能。本发明利用原始比特错误率的变化，动态施加所需要的读电平数量，消除冗余的译码迭代步骤，降低译码迭代延迟。
一种原始比特错误率感知电平施加方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条