“缓冲存储器控制”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果12964408个，建议您升级VIP下载更多相关专利

[发明专利]具有非易失性存储器和缓冲存储器的存储系统及读取方法-CN200810131985.6有效
发明人：洪性百;南惠贞;罗世郁;李时润;金泰范 -专利权人：三星电子株式会社
申请日： 2008-07-04 - 公布日： 2009-01-07 - 主分类号： G06F12/08 文献下载
摘要：公开了一种具有非易失性存储器和缓冲存储器的存储系统及读取方法。在包括缓冲存储器和非易失性存储器的存储系统中读取数据的方法包括：确定在读取请求中的输入地址是否被分配到缓冲存储器；确定请求的数据的大小是否大于参考，除非输入地址被分配给缓冲存储器；以及如果请求的数据大小大于参考，则从非易失性存储器进行预取读取操作。
具有非易失性存储器缓冲存储器存储系统读取方法

[发明专利]面向片上大容量缓冲存储器的任意多位容错方法及装置-CN201510171762.2有效
发明人：邓让钰;周宏伟;曾坤;张英;杨乾明;冯权友;李永进;王勇;晏小波;杨俊 -专利权人：中国人民解放军国防科学技术大学
申请日： 2015-04-13 - 公布日： 2017-09-29 - 主分类号： G06F11/14 文献下载
摘要：本发明公开了一种面向片上大容量缓冲存储器的任意多位容错方法及装置，方法包括上电复位后输出扫描启动信号，正常工作状态下根据缓冲存储器的状态输出标签或数据阵列刷新启动信号；根据扫描启动信号和刷新启动信号隔离硬错误并进行ECC校验；替换存储单元时，选择被隔离硬错误外的存储单元进行替换；装置包括扫描与刷新控制单元、标签阵列及数据阵列错误检测单元和容错替换策略单元。本发明能避免不同类型错误的叠加和累积效应，降低缓冲存储器发生多位错的概率，降低对更复杂ECC校验编码的需求，提升缓冲存储器的空间效率，减少对正常缓冲存储器中存储体读写的影响，提升缓冲存储器访问的时间效率
面向片上大容量缓冲存储器任意容错方法装置

[发明专利]实现高速缓存一致性机制的方法和系统-CN98104031.4无效
发明人： D·A·希克斯;P·P·刘;M·J·迈费尔德;R·P·辛 -专利权人：国际商业机器公司
申请日： 1998-01-27 - 公布日： 2003-06-04 - 主分类号： G06F12/06 文献下载
摘要：在数据处理系统内实现支持非包含的高速缓冲存储器分级体系的高速缓存一致性机制的方法和系统被揭示。按照本发明的方法和系统，存储器分级体系包括一个一级高速缓冲存储器、一个二级高速缓冲存储器和一个主存储器。一级高速缓冲存储器和二级高速缓冲存储器是非包含的。另外，在一级高速缓存内提供第一个状态位和第二个状态位，与一级高速缓存的每个高速缓存行有关。作为一个优选实施例，第一个状态位只有当一级高速缓冲存储器中相应的高速缓存行在直写模式下已被改变时才被置位，而第二个状态位只有当在二级高速缓冲存储器中也存在相应的高速缓存行时才被置位。这样，通过用一级高速缓冲存储器中的第一个状态位和第二个状态位可以保持一级高速缓冲存储器和二级高速缓冲存储器之间的高速缓存一致性。
实现高速缓存一致性机制方法系统

[发明专利]数据处理系统中的安全推测性指令执行-CN201910264813.4在审
发明人：尼基塔·韦希科夫 -专利权人：恩智浦有限公司
申请日： 2019-04-02 - 公布日： 2019-10-18 - 主分类号： G06F21/55 文献下载
摘要：数据处理系统包括处理器、高速缓冲存储器、推测性高速缓冲存储器和控制电路。所述处理器用于执行指令。所述高速缓冲存储器耦合到所述处理器且用于存储所述指令和相关数据。推测性高速缓存耦合到所述处理器且用于仅存储推测性指令和相关数据。所述控制电路耦合到所述处理器、所述高速缓冲存储器和所述推测性高速缓存。所述控制电路用于响应于从所述处理器接收到指示而使推测性指令存储在所述高速缓存中。并且，提供一种用于所述数据处理系统中的推测性执行的方法。
处理器高速缓冲存储器数据处理系统推测性指令高速缓存控制电路推测性耦合到存储指令推测性执行响应安全

[发明专利]控制光盘装置的记录的方法及使用该方法的光盘装置-CN200810131366.7无效
发明人：尹锡民;金秀容 -专利权人：三星电子株式会社
申请日： 2008-08-11 - 公布日： 2009-03-11 - 主分类号： G11B23/40 文献下载
摘要：一种控制光盘装置的记录的方法及使用该方法的光盘装置。所述光盘装置在光盘的有标签的表面上执行数据的记录。所述装置包括缓冲存储器、记录单元和控制器。缓冲存储器存储数据，记录单元将来自缓冲存储器的数据记录在光盘的有标签的表面上。控制器控制记录单元，从而当记录错误发生时停止记录，当错误被纠正时，从停止的位置开始记录数据。
控制光盘装置记录方法使用

[发明专利]存储器系统、包括存储器系统的电子设备及存储器控制器-CN202111143816.6在审
发明人：张星龙;徐晟皓;申明燮;俞景弼;李英敏;郑楷圣 -专利权人：三星电子株式会社
申请日： 2021-09-28 - 公布日： 2022-04-08 - 主分类号： G06F3/06 文献下载
摘要：一种存储器系统包括存储器件。缓冲存储器被配置为存储准备传送(RTT)UFS协议信息单元(UPIU)和响应UPIU中的至少一者。缓冲存储器与存储器件分开实现。存储器控制器被配置为：响应于从外部主机接收到的读取请求从存储器件获取读取数据，并且向外部主机发送包括读取数据的读取数据包。当存在存储在缓冲存储器中的准备传送UPIU和响应UPIU中的至少一者时，存储器控制器在完成读取数据包的发送之前向外部主机发送准备传送UPIU和响应UPIU中的至少一者。
存储器系统包括电子设备控制器

[发明专利]存储器装置中用于信号开发高速缓冲存储的内容可寻址存储器-CN201980082657.8在审
发明人： D·A·尤达诺夫;S·K·贾因 -专利权人：美光科技公司
申请日： 2019-12-20 - 公布日： 2021-07-30 - 主分类号： G06F12/0871 文献下载
摘要：本发明描述与用于信号开发高速缓冲存储的内容可寻址存储器相关的方法、系统及装置。在一个实例中，根据所描述技术的存储器装置可包含存储器阵列、感测放大器阵列及信号开发高速缓冲存储器，所述信号开发高速缓冲存储器经配置以存储与可存储在所述存储器阵列处(例如，根据各种读取或写入操作)的逻辑状态(例如，存储器状态)相关联的信号(例如，高速缓冲存储器信号、信号状态)。所述存储器装置还可包含经配置以存储所述信号开发高速缓冲存储器的地址与所述存储器阵列的地址之间的映射的存储装置，例如内容可寻址存储器。在各种实例中，存取所述存储器装置可包含确定及存储所述信号开发高速缓冲存储器的地址与所述存储器阵列的地址之间的映射，或基于此映射而确定存取所述信号开发高速缓冲存储器还是所述存储器阵列。
存储器装置用于信号开发高速缓冲存储内容寻址

[发明专利]伪高速缓冲存储器系统和方法-CN200910208362.9有效
发明人： K·J·杜瓦圣;D·金;M·J·金 -专利权人：国际商业机器公司
申请日： 2009-11-12 - 公布日： 2010-06-16 - 主分类号： G06F12/08 文献下载
摘要：具体地，在本发明中，可以将高速缓冲存储器单元指定为用于共同层级之内的另一高速缓冲存储器单元的伪高速缓冲存储器单元。例如，在层级的高速缓存级L2上的高速缓冲存储器单元“X”处出现高速缓存不命中的情况下，向高速缓存级L3(外部)上的高速缓冲存储器单元以及高速缓存级L2上的一个或多个其它高速缓冲存储器单元发送请求。L2级高速缓冲存储器单元将命中或不命中作为搜索结果返回。它们通常并不搜索L3，甚至也不将L3结果写回(例如，如果结果是不命中)。如此，其它L2级高速缓冲存储器单元将原始的L2高速缓冲存储器单元作为伪高速缓存来服务。
高速缓冲存储器系统方法

[发明专利]处理器子程序高速缓冲存储器-CN201510153461.7有效
发明人： C·温克 -专利权人：德克萨斯仪器德国股份有限公司
申请日： 2015-04-02 - 公布日： 2021-01-22 - 主分类号： G06F12/0875 文献下载
摘要：本发明涉及处理器子程序高速缓冲存储器。一种处理器包括执行单元和子程序高速缓冲存储器(102)。执行单元被配置为执行指令。子程序高速缓冲存储器(102)被配置为提供子程序的指令到执行单元用于执行。子程序高速缓冲存储器(102)包括子程序指令存储器(202)、子程序地址寄存器(210)和子程序高速缓冲存储器控制逻辑(204)。子程序控制逻辑(204)被配置为执行以下操作：识别提供给执行单元的子程序调用指令；通过评估指示至少部分子程序是否被存储在子程序指令存储器(202)中的子程序有效性指示器(212)，确定子程序调用指令调用的子程序的指令是否被存储在子程序指令存储器(202)中；以及基于指示至少部分子程序被存储在子程序指令存储器(202)中的子程序有效性指示器(212)，提供子程序的指令到执行单元。
处理器子程序高速缓冲存储器

[发明专利]具有低电耗指令高速缓冲存储器的数据处理器-CN01145765.1无效
发明人：山崎恭启;佐藤泰造;内海祐之;依田齐 -专利权人：富士通株式会社
申请日： 2001-12-21 - 公布日： 2004-06-30 - 主分类号： G06F13/16 文献下载
摘要：本发明提供了一个数据处理器，该处理器包括一个可以在低电耗下操作的指令高速缓冲存储器，避免了无用的电力消耗。数据处理器包括：多个高速缓冲存储器单元；存储装置，指示命中了高速缓冲存储器单元中的哪一个；以及一个检测逻辑电路，当读取位于连续指令的程序块头部的第一指令时，响应一个指令地址，启用所有的所述高速缓冲存储器单元，且当读取程序块中的后续指令时，只启用一个高速缓冲存储器单元，而禁用其它高速缓冲存储器单元，所述一个高速缓冲存储器单元被所述存储装置指示为为读取所述第一指令而被命中。
具有电耗指令高速缓冲存储器数据处理器

[发明专利]用于动态管理分组存储器的方法和设备-CN200680008074.3无效
发明人：托马斯·菲利普·施派尔;詹姆斯·诺里斯·迪芬德尔费尔;拉维·拉贾戈帕兰 -专利权人：高通股份有限公司
申请日： 2006-01-20 - 公布日： 2008-03-05 - 主分类号： G06F12/08 文献下载
摘要：本发明揭示用于可控制地分派多个存储器组的一部分作为高速缓冲存储器的技术。为此目的，采用配置跟踪器和组选择器。所述配置跟踪器对每一存储器组是否将在高速缓冲存储器中操作进行配置。当接收到传入地址时，所述组选择器确定当前作为所述高速缓冲存储器操作的存储器组的配置，并基于所述存储器组配置来应用恰当的组分配函数。所述应用的组分配函数利用所述传入地址中的位来存取所述组中被配置处于所述高速缓冲存储器中的一者。
用于动态管理分组存储器方法设备

[发明专利]存储设备、中断控制方法以及供电时间测量方法-CN201210254881.0有效
发明人：王祎磊;殷雪冰 -专利权人：北京忆恒创源科技有限公司
申请日： 2012-07-22 - 公布日： 2012-11-28 - 主分类号： G06F3/06 文献下载
摘要：本发明提供了存储设备、中断控制方法以及供电时间测量方法。该存储设备包括闪存存储器以及缓冲存储器。该方法包括：从信息处理设备接收要写入存储设备的数据；将所接收的要写入存储设备的数据写入所述缓冲存储器；将所述缓冲存储器中的数据取出并写入所述闪存存储器；其中，在将所接收的要写入存储设备的数据写入所述缓冲存储器后，若所述缓冲存储器中的数据量小于预定阈值，则向所述信息处理设备发送指示写操作完成的消息；所述方法还包括检测到所述信息处理设备的电源掉电而启动计时器，当所述信息处理设备的电源向所述存储设备提供的电压小于预定电压阈值时停止计时器，根据所述计时器的计时时间修改所述预定阈值。
存储设备中断控制方法以及供电时间测量方法

[发明专利]优先化重放内容的信息处理设备及相关方法-CN200510092775.7无效
发明人：渡部晃己;窪田达也 -专利权人：索尼株式会社
申请日： 2005-08-24 - 公布日： 2006-03-01 - 主分类号： G06F12/08 文献下载
摘要：为了有效地使用高速缓冲存储器的存储区域，视频数据重放控制设备的高速缓存控制单元设置优先视频数据。该优先视频数据包括比显示单元中所显示数据包括更多数量的视频数据部分的视频数据，该优先视频数据包括与在高速缓冲存储器中能够保存的最大数量相比较小数量的视频数据部分，并且具有从所述高速缓冲存储器输出到显示单元的高可能性而且，所述高速缓存控制单元优先地从记录媒体读取优先视频数据并将它存储在所述高速缓冲存储器中。
优先重放内容信息处理设备相关方法

[发明专利]网关装置-CN201580001404.5在审
发明人：高桥伸二 -专利权人：株式会社东芝
申请日： 2015-03-30 - 公布日： 2016-03-09 - 主分类号： H04L12/46 文献下载
摘要：实施方式的网关装置具备缓冲存储器、转换表、第1控制部、第2控制部、以及第3控制部。在缓冲存储器中暂时存储有在第1网络内传输的第1数据和在第2网络内传输的第2数据。第1控制部构成为，基于转换信息，从存储于缓冲存储器的第2数据生成第1数据。第2控制部构成为，基于转换信息，从存储于缓冲存储器的第1数据生成第2数据。第3控制部构成为，从转换表读取转换信息，将读取的转换信息通知给第1控制部以及第2控制部。
网关装置

[发明专利]控制器、包括控制器的存储器系统以及操作控制器的方法-CN202010801607.5在审
发明人：表永泽 -专利权人：爱思开海力士有限公司
申请日： 2020-08-11 - 公布日： 2021-05-11 - 主分类号： G06F11/16 文献下载
摘要：本公开的实施例包括控制器、包括控制器的存储器系统以及操作控制器的方法。该控制器包括被配置为存储原始数据的缓冲存储器。该控制器还包括中央处理单元，该中央处理单元被配置为生成用于将所述原始数据传输到存储器设备的第一命令，生成用于从存储器设备接收数据的第二命令，并且将数据存储在缓冲存储器中。该控制器还包括数据比较器，其被配置为将存储在缓冲存储器中数据与原始数据进行比较。中央处理单元还被配置为根据数据比较器的比较结果来确定存储器设备是否有缺陷。
控制器包括存储器系统以及操作方法