专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果971507个,建议您升级VIP下载更多相关专利
  • [实用新型]半导体功率元件-CN201420842383.2有效
  • 廖奇泊;周雯 - 廖奇泊;周雯
  • 2014-12-25 - 2015-06-03 - H01L29/06
  • 本实用新型提供了一种半导体功率元件,包括闸极引脚、集引脚引脚、功率芯片、第一散热基板、闸极、、第一引线、第二引线、第二散热基板,集引脚位于闸极引脚引脚之间,第一散热基板与集引脚连接在一起,闸极、都位于功率芯片上,功率芯片位于第一散热基板上,和第二散热基板之间通过一根第二引线连接,引脚之间通过另一根第二引线连接,闸极引脚和闸极之间通过第一引线连接,第二散热基板与引脚连接在一起
  • 废水排放工艺制备环氧苯乙烷方法
  • [发明专利]一种级联型GaN功率器件封装结构-CN202310348421.2有效
  • 冯延晖;岳春晓;邱颖宁 - 南京理工大学
  • 2023-04-04 - 2023-08-22 - H01L25/18
  • 本发明公开一种级联型GaN功率器件封装结构,所述AIN层设置空腔,HEMT芯片位于AIN层空腔内,正置于框架基岛的上表面,MOSFET芯片位于AlN层上表面,HEMT芯片的栅极与MOSFET芯片的漏形成面积堆叠;所述框架引脚包括框架栅极引脚、框架引脚和框架漏引脚,框架栅极引脚、框架引脚和框架漏引脚平行排列且垂直位于框架基岛的同一侧边;HEMT芯片的漏与框架漏引脚电气互连,MOSFET芯片的与框架引脚电气互连,MOSFET芯片的栅极与框架栅极引脚电气互连。本发明在降低共共栅级联氮化镓器件寄生电感的同时最大程度实现高效散热。
  • 一种级联gan功率器件封装结构
  • [发明专利]具有凹洞板互联的半导体封装-CN200880001385.6有效
  • 孙明;石磊;刘凯 - 万国半导体股份有限公司
  • 2008-04-30 - 2010-06-02 - H01L23/48
  • 此封装包含有引线框架、半导体芯片、图案化连接、半导体芯片漏区域与封装材料,引线框架具有漏引脚引脚和栅极引脚,半导体芯片耦合到引线框架上,并具有若干金属化区域和一个金属化栅极区域,图案化连接上形成有若干个凹洞,并用以使栅极引脚至半导体芯片的金属化栅极区域连接,半导体芯片漏区域耦接于漏引脚,而封装材料覆盖于至少一部分的半导体芯片、漏引脚引脚与栅极引脚
  • 具有凹洞板互联半导体封装
  • [实用新型]一种新型Toll封装测试板结构-CN202221410838.4有效
  • 李小建;侯辉;陈天鹰;杨芹 - 江苏捷捷微电子股份有限公司
  • 2022-06-07 - 2022-12-20 - G01R1/04
  • 本实用新型公开了一种新型Toll封装测试板结构,包括底板,底端设有三个针脚,内部设有三条传输通道;漏模块,设有两个漏引脚点和一个漏接点;栅极模块设有一个栅极引脚点;模块设有一个引脚点;三个针脚分别与栅极模块、漏模块和模块通过三条传输通道连接;三条传输通道分别通过漏接点、栅极引脚点和引脚点连接;模块和漏模块之间设有沟槽。本实用新型以开尔文四线制的方式,配合在和栅极之间设置的沟槽,可以有效消除线路自身阻抗对测试数值准确度带来的干扰,也增大了引脚间的间距,降低了引脚的短接故障,有效限制了和栅极之间的漏电增加。
  • 一种新型toll封装测试板结
  • [实用新型]一种MOS管封装结构-CN202120216572.9有效
  • 黄达利 - 深圳中科四合科技有限公司
  • 2021-01-26 - 2021-08-24 - H01L23/367
  • 本实用新型公开了一种MOS管封装结构,器件内部封装有MOS芯片,器件底部分布设置有漏引脚、栅极引脚引脚,漏引脚、栅极引脚引脚分别与MOS芯片的漏、栅极和一一对应导通;极至引脚之间通过导通线路导通;器件的顶部设置有金属的散热层,散热层与导通线路之间链接导通;该封装结构以先进的Fan‑outpanel级封装技术为基础,兼容了PCB厂加工方式形成一种DFN型的封装规格,可以有效提高互连层载电流能力以及散热效果
  • 一种mos封装结构
  • [发明专利]具有凹洞板互连的半导体封装-CN201110354530.2有效
  • 孙明;石磊;刘凯 - 万国半导体股份有限公司
  • 2008-04-30 - 2012-02-08 - H01L23/495
  • 此封装包含有引线框架、半导体芯片、图案化极板、半导体芯片漏区域与封装材料,引线框架具有漏引脚引脚和栅极引脚,半导体芯片耦合到引线框架上,并具有若干金属化区域和一个金属化栅极区域,图案化极板上形成有若干个凹洞,并用以使栅极引脚至半导体芯片的金属化栅极区域连接,半导体芯片漏区域耦接于漏引脚,而封装材料覆盖于至少一部分的半导体芯片、漏引脚引脚与栅极引脚
  • 具有凹洞互连半导体封装
  • [实用新型]一种MOS管和芯片-CN201621158170.3有效
  • 杨磊;李达寰 - 维沃移动通信有限公司
  • 2016-10-31 - 2017-08-15 - H01L29/78
  • 本实用新型提供一种MOS管和芯片,MOS管包括晶圆、金属衬底支架、栅极引脚引脚和漏引脚,其中,漏引脚的一端与金属衬底支架连接,栅极引脚的一端和引脚的一端分别与晶圆连接,栅极引脚设置在漏引脚引脚之间本实用新型能够实现最大程度增大漏引脚引脚之间的安全间距,提高了MOS管的耐高压能力,减少或避免漏电问题,不仅便于后端应用,且有利于进一步小型化MOS管的尺寸,成本低,不存在现有技术中PCB破孔的风险或
  • 一种mos芯片
  • [实用新型]功率半导体器件封装结构-CN202222296545.4有效
  • 田伟;廖兵 - 苏州达晶微电子有限公司
  • 2022-08-31 - 2023-02-14 - H01L23/49
  • 本实用新型公开一种功率半导体器件封装结构,其位于MOS芯片上表面的栅极区和区分别通过第一金属线和第二金属线电连接到栅极引脚引脚各自的焊接端,位于MOS芯片下表面的漏区通过导电焊膏层与一陶瓷片上表面连接,漏引脚的焊接条区位于导电焊膏层内,漏引脚引脚条区位于栅极引脚引脚之间,位于陶瓷片下表面的凸起块嵌入金属支撑片的贯通区内;一环氧封装体包覆于MOS芯片、金属支撑片和栅极引脚、漏引脚引脚各自的焊接端上本实用新型功率半导体器件封装结构既提高了引脚与MOS芯片电接触的稳定性,也有利于将来自MOS芯片的热量从引脚直接传导到外界,改善了功率半导体器件的散热性能。
  • 功率半导体器件封装结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top